基于安全与纠错算法的增强型蓝牙基带研究与实现

中心议题
    * 提出了基于安全与纠错算法的增强型蓝牙基带
    * 给出了设计与实现
解决方案
    * 采用了蝶型跳频选择算法
    * 采用了前向纠错机制

近几年，随着无线通信技术在商业、金融、军事等领域的应用不断增加，人们对无线通信技术的性能要求也急剧提升。蓝牙作为一种无线数据与语音通信的开放性全球规范，是ＷＰＡＮ关键技术之一，具有低功率、低成本、组网简单和适宜语音传输等突出优点，成为近年来发展最快的无线通信技术之一。但由于纠错能力、安全性和抗干扰性等方面的不足，使其在商业、金融等领域的应用大大受限。如要进一步加强蓝牙技术在无线通信领域的优势，就必须对现有蓝牙技术进行改进，尤其是在安全能力和抗干扰能力方面。

本文将分析标准蓝牙的技术特点，针对蓝牙的安全和纠错算法进行研究，提出相应的增强型算法或改进策略，并采用低功耗、低成本的ＶＬＳＩ设计方法，实现高安全性和强纠错能力的增强型蓝牙基带芯片。

１　蓝牙技术及算法分析

蓝牙是一种开放性短距离无线通信技术，它以低成本的近距离无线连接为基础，为固定与移动设备通信环境建立一个特别连接。蓝牙采用快速跳频和时分多址技术，提供两种不同形式的链路，即支持数据流量的异步无连接链路和支持语音流量的同步面向连接链路。数据链路层是蓝牙通信系统的核心组成部分。为满足基本的安全和抗干扰性能需求，采用了蝶型跳频选择算法和前向纠错机制，具体功能在蓝牙基带中实现。

１．１　蝶形跳频选择算法

蓝牙采用ＴＤＤ（Ｔｉｍｅ－Ｄｉｖｉｓｉｏｎ　Ｄｕｐｌｅｘ）时分双工方式进行通讯，ＩＳＭ频段被划分为７９／２３个带宽为１ＭＨｚ的频点，跳频速率为１６００／３２００跳／ｓ。以７９跳模式为例，跳频系统在２．４０２ＧＨｚ到２．４８０ＧＨｚ之间进行跳频，载频为（２４０２＋ｋ）ＭＨｚ（ｋ＝０，１，２，…，７８）。如图１所示，跳频选择算法包括两个步骤：首先生成一个伪随机数，构造可以有效避免频段内干扰的跳频频点。在蓝牙基带中，跳频序列由本地时钟和蓝牙设备地址两个输入变量通过蝶型运算产生。第二阶段完成从伪随机数到跳频频点的映射，由射频模块中的频率合成器实现。尽管目前基于蝶形运算的跳频选择算法实现简单，硬件开销小，但是该算法过于简单，已无法满足目前跳频通信系统较高的安全性和抗干扰性要求，尤其是在军事、金融等领域。

１．２　ＦＥＣ纠错算法

标准蓝牙数据采用两种纠错机制［４］，分别是１／３ＦＥＣ和２／３ＦＥＣ，在数据传输中配合信道质量灵活采用。ＦＥＣ纠错机制能够在一定程度上保证数据传输的准确性，但也会降低平均传输速率。１／３ＦＥＣ编码方式是一种较简单的纠错码方式，将要传输的数据重复传输３次即可。解码时采用多数表决的方法即可解码。２／３ＦＥＣ编码是一个（１５，１０）的截短汉明码，应用于蓝牙ＤＭ数据分组，编码时的生成多项式为：

解码校验矩阵为：

１／３ＦＥＣ和２／３ＦＥＣ对于信道中较少且独立的突发错误，有较好的纠错能力，但在实际的无线信道中，往往存在突发的连续干扰，此时ＦＥＣ纠错能力会十分有限。

２　基于ＡＥＳ的跳频选择算法分析

跳频序列对跳频通信系统的性能有着决定性影响，标准蓝牙基于蝶型运算构造的跳频序列在安全性、均匀性和随机性等方面已无法满足金融、军事等领域的通信需要。寻求具有理想特性的跳频序列，已成为跳频通信的重要课题之一。

尽管在一些文献中已经对基于ＤＥＳ等密码理论构造的跳频序列性能进行了一定的分析，但随着通信系统对于安全性、功耗和成本的要求不断提高，设计一个具有更高安全性和跳频特性，且具有高速、低硬件开销特点的跳频序列发生器成为一个巨大挑战。本文分析了基于高级加密标准（ＡＥＳ）迭代型分组密码构造的新型跳频序列的性能，并基于分析结果，提出了一种应用于蓝牙的高速跳频、低功耗和低成本的新型跳频序列发生器。

２．１　安全性分析

基于ＡＥＳ算法构造的跳频序列，其安全性是由ＡＥＳ算法的安全机制决定的。ＡＥＳ标准是由美国国家标准与技术研究院（ＮＩＳＴ）于２００２年制定的高级加密标准，用于替代美国数据加密标准（ＤＥＳ）算法。根据Ｓｈａｎｎｏｎ提出的密码设计“混淆”和“扩散”原则，ＡＥＳ算法的设计策略是针对差分分析和线性分析提出的宽轨迹策略（Ｗｉｄｅ　Ｔｒａｉｌ　Ｓｔｒａｔｅｇｙ），算法采用替代／置换网络，符合“混淆”和“扩散”原则，具有很高的安全性。Ｓ－Ｂｏｘ构造中有限域ＧＦ（２８）逆操作使线性逼近和差分分布表中的各项趋于均匀分布，对差分分析和线性分析具有良好的免疫力。总之，对于已知攻击而言，ＡＥＳ算法具有极高的安全性，因而基于该算法的跳频序列也具有良好的安全性。

２．２　均匀性分析

对于跳频系统，可根据卡方分布检验［６，７］，用式（１）衡量跳频序列的均匀性。卡方值越小，分布状态越符合均匀分布。

假定跳频信道数ｋ为６４，置信度α为０．０５，分别采用作为等分布检验和连续性检验标准。随机选取１０组序列进行仿真，均通过测试，如图２所示。说明基于ＡＥＳ算法的跳频序列具有良好的均匀性。

２．３　汉明相关性分析

跳频通信系统的相互干扰由各系统所采用的跳频序列的汉明相关性决定，可由式（２）表示：

式中，Ｘ，Ｙ为跳频序列，０≤τ≤Ｎ－１，Ｎ表示（ｉ＋τ）的模。若Ｘ，Ｙ为相同序列，运算结果表示序列的汉明自相关值，否则表示序列的互相关值。假设序列长度为１００００，信道数为６４，算得序列的自相关和互相关值均应小于。随机选取２０组数据，对加密后的密文序列进行分析。仿真结果如图３所示，证明基于ＡＥＳ的跳频序列具有良好的汉明相关性。

３　融合交织编码和ＦＥＣ的纠错算法研究

３．１　算法描述

标准蓝牙对于ＤＭ（包括ＤＭ１，ＤＭ３，ＤＭ５）数据分组的载荷定义了基于２／３ＦＥＣ的纠错机制，适合纠正少量相对独立的差错，对于会导致连续误码的突发干扰，纠错能力有限。针对此缺陷，本文采用了融合交织编码和ＦＥＣ的纠错算法。交织编码是将数据在发送前排列成Ｍ行Ｎ列再按行读出，在遇到突发干扰时，可把一个较长的突发差错离散成随机差错。若干扰片的尺寸为ｍ，交织编码后的干扰片尺寸就变为ｍ／Ｍ。只要ｍ／Ｍ小于差错控制电路的纠错范围，便可克服干扰的影响。蓝牙传输的ＤＭ数据首先经交织编码处理，可有效克服衰落信道中突发性干扰，之后采用能够纠正随机差错的２／３ＦＥＣ编码技术和出错重传机制来消除随机差错，从而达到提高纠错概率、降低信道误码率、改善传输特性的目的。下面基于Ｇｉｌｌｂｅｒｔ－Ｅｌｌｉｏｔｔ（Ｇ－Ｅ）信道对该纠错机制进行仿真分析。

３．２　Ｇ－Ｅ信道模型及吞吐率仿真

Ｇ－Ｅ信道是一阶、离散的静态马尔可夫链，具有Ｇｏｏｄ和Ｂａｄ两个状态。如图４所示，Ｐｇｂ，Ｐｂｇ，Ｐｂｂ，Ｐｇｇ分别表示信道在Ｇｏｏｄ和Ｂａｄ两种状态下的相应转换概率。

对于长度ｎ，可纠正ｔ个随机错误的编码字［ｎ，ｔ］，在连续ｎ个状态中有ｄ个错误的概率如式（３）所示：

蓝牙数据传输吞吐量可表示为信道状态变化概率的函数。在Ｇ－Ｅ信道中，分别在融合交织编码前后的两种纠错机制下，对蓝牙ＤＭ数据分组的传输吞吐量进行了仿真（分别表示为ＤＭ和ＤＭＥ）。在不同信道状态变化概率下，得到数据传输吞吐量与信道变化概率的关系曲线，如图５所示。表明ＤＭ数据包增加交织编码运算后，能大大提高纠错性能以及传输中抗突发错误和多径效应影响的能力，从而提高数据传输吞吐率。

４　增强型蓝牙基带实现

４．１　ＡＥＳ跳频选择ＩＰ实现

上述理论分析证明，基于ＡＥＳ分组加密算法构造的跳频序列具有良好的安全性、均匀性和汉明相关性，可构造出性能突出的跳频序列。但由于ＡＥＳ算法复杂度较高，资源消耗较大，且蓝牙基带对低功耗和低成本有较高要求，因此将该跳频序列发生器集成到增强型蓝牙基带时需考虑ＶＬＳＩ优化实现。本文结合ＡＥＳ算法硬件实现原理，实现了基于ＡＥＳ算法的快速、低功耗和低成本的跳频序列发生器ＩＰ，结构如图６所示。

字节变换模块是ＡＥＳ算法的核心模块，也是ＡＥＳ算法硬件实现资源开销最大的模块之一。为了便于将该跳频发生器ＩＰ集成到蓝牙基带中，本文对ＡＥＳ算法的字节变换操作进行了优化，在提高算法处理速度的同时尽可能降低资源开销。

字节变换是一个利用替换表（Ｓ－ｂｏｘ）进行的非线性字节替换操作。针对每个字节，该运算包含两个步骤：首先在有限域ＧＦ（２８）中求得乘法逆，然后进行仿射变换，描述如下：

替换表（Ｓ－Ｂｏｘ）的ＶＬＳＩ实现涉及较复杂的逻辑运算，资源开销大。因此，如何减少逻辑资源，是设计Ｓ－Ｂｏｘ的关键因素。目前主要有两种Ｓ－Ｂｏｘ的实现方式：查找表（Ｌｏｏｋ－ＵｐＴａｂｌｅ）和有限域运算。在本文中，采用了有限域运算的方法来达到降低硬件开销的目的［１７］，即采用基于有限域ＧＦ（（２４）２）的Ｓ－Ｂｏｘ高效实现，结构如图７所示。这样，复杂的有限域ＧＦ（２８）运算被映射到规模较小的子有限域ＧＦ（２４）上，从而加速和简化了有限域ＧＦ（２８）的计算，同时能够大大降低硬件实现的复杂度和资源消耗。此外，密钥扩展模块也需要用到Ｓ－Ｂｏｘ模块。

此外，在该跳频发生器ＩＰ中，结合ＶＬＳＩ资源复用技术和低功耗技术，采用了基于动态门控时钟技术的层次化功耗管理策略。最终实现的跳频发生器ＩＰ最大功耗为０．０３３ｍＷ／ＭＨｚ，等效逻辑门为９．９ｋ，最大跳频速率为１０９８９０１跳／ｓ，完全能够满足蓝牙最高３２００跳／ｓ的高速跳频要求，且延时很短，跳频序列性能大大提高。

４．２　融合交织编码和ＦＥＣ的增强型纠错ＩＰ实现

标准蓝牙对ＤＭ数据分组的ＦＥＣ纠错处理在基带部分完成。因此，在增强型蓝牙基带中集成上述增强型纠错机制，需在蓝牙基带与上层接口间增加交织／解交织模块。当蓝牙设备处于发送状态时，下行数据先经过交织运算，再进行基带处理；而对于接收状态，上行数据经过基带接收处理后，再经过解交织运算，才能传送给上层接口。整体的数据处理流程和交织编码基本操作如图８所示。

蓝牙通信系统通过ＤＭ数据分组进行数据传输的实时性要求较低，因此在数据处理过程中增加交织编码运算后引入的硬件处理延时对系统数据传输影响不大。本文中，交织器ＩＰ基于存储器的矩阵转置变换操作实现，逻辑操作简单，考虑到ＶＬＳＩ实现过程中交织深度与引入的硬件开销成正比，采用了１５×９存储矩阵进行交织运算，增加的硬件开销在可接受范围内。本文采用寄存器结构作为交织存储器（也可基于双端口ＲＡＭ实现），最大功耗为０．０３１ｍＷ／ＭＨｚ，等效逻辑门为８．２ｋ，易于集成，满足增强型蓝牙基带要求。

４．３　增强型基带实现及性能

标准型和增强型蓝牙基带基于ＳＭＩＣ　０．１８ｕｍ标准工艺库，进行门级综合和功耗分析。图９为增强型蓝牙基带ＩＰ各子模块的面积和功耗开销分布。

标准型和增强型蓝牙基带实现的整体性能对比评估如表１所列，包括最高频率、面积、功耗、等效门数指标以及基于ＦＰＧＡ进行功能验证的资源开销对比。虽然整体设计采用了低功耗和资源优化技术，但由于引入的增强型改进算法在提高性能的同时引起了部分模块资源和功耗的增加，导致增强型蓝牙基带整体功耗和面积开销比标准基带有所增加，但仍属于可接受范围内。

蓝牙ＳｏＣ是由基带、射频收发、处理器、固件等组成的复杂片上系统。本文采用了基于平台设计（Ｐｌａｔｆｏｒｍ－Ｂａｓｅｄ　Ｄｅｓｉｇｎ，ＰＢＤ）的方法集成增强型蓝牙基带，并编写蓝牙固件，快速构建了蓝牙ＳｏＣ系统的设计、验证和测试平台，如图１０所示，其中ＳｏＣ平台和射频模块为实物图。

蓝牙ＳｏＣ平台内ＡＲＭ９处理器运行蓝牙固件，控制逻辑板加载的增强型蓝牙基带进行数据处理，通过射频芯片实现数据收发，最终完成增强型蓝牙基带的验证和蓝牙ＳｏＣ软硬件协同设计。通过不同平台相互通信来完成增强型基带功能和传输性能的测试，以典型时隙分组ＤＭ１，ＤＭ３和ＤＭ５为例进行测试，结果表明，在有较大干扰的情况下，本增强型基带仍具有良好的传输性能，且安全性大大提高。

5 结束语　

针对蓝牙在商业、军事等领域的应用，研究了蓝牙技术的安全性和纠错能力，提出并实现了基于ＡＥＳ加密算法构造的新型跳频序列发生器ＩＰ，融合了交织编码和前向纠错技术的增强纠错ＩＰ，从而大大提高了蓝牙的纠错性能、安全性和抗干扰性；在开发标准蓝牙基带基础上，实现了基于以上改进算法的高安全性、强纠错增强型蓝牙基带芯片。最后结合标准蓝牙基带，对增强型基带芯片实现结果进行了性能分析，并基于ＰＢＤ方法进行了蓝牙ＳｏＣ平台实测。芯片设计中采用了低功耗、资源优化技术，但对于系统功耗、面积的最优有待多角度进一步研究。