新思科技发布第一款集成化混合原型验证解决方案

发布时间:2012-06-8 阅读量:696 来源: 发布人:

中心议题:
* Synopsys集成化混合原型验证解决方案将Virtualizer虚拟原型验证和基于FPGA的HAPS原型验证结合在一起


新思科技公司(Synopsys)日前宣布了一种集成化混合原型验证解决方案,它将Synopsys的Virtualizer虚拟原型验证和Synopsys基于FPGA的HAPS原型验证结合在一起,以加速系统级芯片(SoC)硬件和软件的开发。通过对新设计的功能使用Virtualizer虚拟原型技术和对重用逻辑使用基于FPGA的HAPS原型技术,设计师能够将设计周期中软件开发的起始时间提前多达12个月。此外,Synopsys的混合原型设计解决方案可确保设计师加速对硬件/软件的集成及系统验证,显著缩短了整体的产品设计周期。凭借ARM Cortex处理器的高性能模型、基于ARM AMBA协议的事务处理器以及DesignWare IP,开发者可为了最贴近他们的设计需求,而方便地将其基于ARM处理器的设计进行分割分别进入到虚拟的和基于FPGA的原型中。

亮点:
•    通过一种混合原型同时获得两个领域的最佳技术,即无缝地将虚拟原型与基于FPGA的原型连接在一起
•    可更早地开始多核系统级芯片(SoC)的原型验证,并实现系统级模型的高性能执行,它同时通过硬件接口与外界实时链接
•    在虚拟与基于FPGA原型环境之间将SoC的不同设计单元进行分割,以使整个原型的性能最大化
•    通过对新的设计单元使用虚拟原型技术,以及对已有的逻辑使用基于FPGA的原型技术,加速系统的快速形成
•    在基于Virtualizer的环境中,改善除错可见度和对开发软件的控制
可方便地将高性能ARM® Cortex™处理器模块、ARM AMBA®互联事务处理器和Synopsys® DesignWare® IP,与您设计的其它部分一起集成到一个混合原型之中

目前,设计师在构建SoC原型时使用两种相对独立的方法:基于事务级模型(TLM)的虚拟原型验证和基于FPGA的原型验证。虚拟原型验证通过执行快速TLM而完美地适用于在没有RTL时加快的软件开发,并提供了更高效的纠错和脚本分析。基于FPGA的原型设计可提供周期精准和高性能的执行,以及直接真实接口连接。Synopsys的混合原型设计解决方案将Virtualizer虚拟原型和HAPS基于FPGA原型两者的优势精心调和在一起,以使软件开发和系统集成能在项目周期中更快完成。

 “不断增加的复杂性与软件内容与多核SoC关联在了一起,意味着系统工程师和软件开发者不能够等待硬件就位才开始他们的工作,因此他们越来越多地使用其芯片和系统的原型,”研究公司VDC Research的嵌入式软件及硬件副总裁 Chris Rommel说道。“Synopsys的‘混合’方法解决了单一SoC原型验证方法的许多限制,它使开发者可以随意地将RTL之前的事务级模型与已经存在或正在开发的RTL混合在一起,为设计团队的硬件及软件开发带来大幅度的提前。”

Synopsys的混合原型验证解决方案增强了软件栈验证,这是因为通过使用Virtualizer虚拟原型可带来非常高的处理器执行速度。它通过模拟PHY或测试设备直接连接到真实世界,该I/O模型接口叠加在基于FPGA的HAPS上。此外,设计师把已有的RTL 或IP用在基于FPGA的原型和把新功能用在SystemC事务级模型中,这样的方法在项目开发中可以更快地执行和更早地实现。

  Synopsys的高性能HAPS通用多资源总线(UMRBus)物理连接,可高效地在虚拟和基于FPGA原型验证两种环境之间传输数据。预先验证的、基于HAPS的事务处理器可支持ARM AMBA 2.0 AHB™/APB™、AXI3™、AXI-4™和AXI4-Lite™互联,它为设计师在虚拟或基于FPGA的原型验证环境之间分割SoC设计提供了很大的灵活性,分割可在AMBA 互联的通常的模块级边界进行。与传统基于FPGA的原型设计相比,使用混合原型中的基于Virtualizer环境的软件纠错能力,用户对正在开发的软件的寄存器和存储器文件拥有更大的可见度和控制能力。

 “混合原型方案给设计团队提供了硬件和软件两种原型设计方法必须提供的最佳优势,”Synopsys公司IP和系统市场营销副总裁John Koeter说道。“将Virtualizer虚拟原型技术的优势与HAPS基于FPGA的原型技术的优势通过UMRBus物理联接整合在一起,Synopsys可使设计师更快地、在设计周期中更早地开发出完全可运行的SoC原型,并加速了软件开发和对整个系统的验证。”

供货
这种混合原型验证解决方案现已可向早期采用者供货。

在DAC 2012将演示混合原型方案
Synopsys已在DAC 2012的 #1130展位上演示集成化混合原型验证解决方案。DAC于2012年6月3日-7日在美国加利福尼亚州旧金山市举行。关于Synopsys参加 DAC 2012的更多信息,请登录www.synopsys.com/dac。

相关资讯
从分销龙头到智造推手:大联大如何以“双擎计划”重构半导体生态价值链?

在全球半导体产业深度变革与工业4.0深化阶段,大联大控股以创新驱动与生态协同的双重引擎,再度彰显行业领军地位。据Brand Finance 2025年5月9日发布的“中国品牌价值500强”榜单显示,大联大品牌价值同比提升12.3%,排名跃升至第218位,连续三年实现位次进阶。这一成就不仅源于其在亚太分销市场28.7%的占有率(ECIA数据),更与其“技术增值+场景赋能”的战略转型密不可分。面对工业数字化万亿规模市场机遇,公司通过深圳“新质工业”峰会推动23项技术合作落地;凭借MSCI连续三年AA级ESG评级,构建起覆盖绿色供应链与低碳创新的治理架构;而在汽车电子赛道,则以“生态立方体”模式缩短技术创新产业化周期。随着“双擎计划”的启动,这家半导体巨头正以全链协同之势,重塑智造升级的技术底座与商业范式。

AMD对决NVIDIA:Radeon AI Pro R9700能否撼动RTX 5080的市场地位?

2025年5月21日,AMD在台北国际电脑展(Computex 2025)正式发布首款基于RDNA 4架构的专业显卡Radeon AI Pro R9700,标志着其在AI加速领域的全面发力。该显卡采用台积电N4P工艺打造的Navi 48芯片,晶体管密度达到每平方毫米1.51亿个,相较前代提升31%。凭借32GB GDDR6显存、1531 TOPS的INT4算力及四卡并联技术,R9700瞄准AI推理、多模态模型训练等高负载场景,直接挑战NVIDIA在专业显卡市场的统治地位。

革新电流传感技术:TMR电流传感器的核心技术优势与市场蓝海分析

在工业自动化、新能源及智能电网领域,电流检测的精度与可靠性直接影响系统安全性与能效表现。传统霍尔(Hall)电流传感器因温漂大、响应速度慢等缺陷,已难以满足高精度场景需求。多维科技(Dowaytech)基于自主研发的隧道磁电阻(TMR)技术,推出了一系列高精度、低温漂、高频响的电流传感器,成为替代传统方案的革新力量。

半导体巨头Wolfspeed深陷债务危机 或启动破产重组程序

全球碳化硅半导体龙头企业Wolfspeed正深陷债务危机漩涡。据路透社、彭博社等多家权威媒体援引知情人士消息,因未能与债权人就数十亿美元债务达成重组协议,该公司或于未来两周内启动《美国破产法》第11章程序寻求债务重组。受此消息影响,其股价在盘后交易中暴跌57%,市值单日蒸发超10亿美元。这场危机不仅暴露了第三代半导体企业在技术商业化进程中的财务风险,更引发市场对碳化硅产业链稳定性的深度担忧。截至发稿,Wolfspeed官方尚未就破产传闻作出正式回应,但此前财报中关于“持续经营能力存疑”的预警已为此次风暴埋下伏笔。

芯片厂商Microchip发起价格攻势 PolarFire系列降价30%抢占边缘计算市场

全球半导体行业正经历深度调整之际,美国芯片大厂Microchip于5月20日宣布对其PolarFire FPGA(现场可编程门阵列)及SoC(片上系统)产品线实施30%幅度的价格下调。这一战略性定价调整源于EEnews europe披露的内部策略文件,标志着该公司在边缘计算领域发起市场份额争夺战。