Xilinx发布拥有440万个逻辑单元的创纪录产品

发布时间:2013-12-11 阅读量:685 来源: 发布人:

【导读】日前,Xilinx宣布推出拥有440万个逻辑单元的创纪录产品,其密度是业界最高密度产品Virtex -7 2000T的两倍以上,该器件使其成功在高端器件市场连续两代保持领先优势,并为客户提供了超越工艺节点的价值优势。

2013年12月10日,中国北京讯 - All Programmable FPGA、SoC和3D IC的全球领先企业赛灵思公司 (Xilinx, Inc. (NASDAQ:XLNX) )今天发布拥有440万个逻辑单元的创纪录产品,其密度是业界最高密度产品Virtex -7 2000T的两倍以上,该器件使其成功在高端器件市场连续两代保持领先优势,并为客户提供了超越工艺节点的价值优势。作为赛灵思今天推出的All Programmable UltraScale 系列的最高端器件,Virtex UltraScale VU440 3D IC将赛灵思的领先优势从28nm的2倍提升到20nm的4倍,其容量超出任何其他可编程器件。VU440采用先进的3D IC技术,在20nm工艺节点上的容量已经超出了此前公开发布的所有竞争性14/16nm工艺计划。


Virtex UltraScale VU440为新一代生产和原型设计应用提供了5000万个ASIC等效门,树立了全新的行业标杆。20nm Virtex UltraScale器件还为400G MuxSAR、400G转发器和400G MAC-to Interlaken 桥接器应用的单芯片实现方案提供了最高系统性能和带宽。

新思科技公司(Synopsys)IP和系统市场营销副总裁John Koeter指出:“新思科技全面集成的软/硬件HAPS FPGA原型设计系统已經采用了赛灵思6代器件。我们期待赛灵思Virtex UltraScale VU440功能与HAPS独特的系统功能相结合,将提升整体系统性能和容量,进而为早期软件开发、软/硬件集成以及SoC系统验证等提供更高的生产力。”

Virtex UltraScale系列新增了可重编程功能,为客户带来了全新高度的性能、系统集成度和带宽,而且ASIC级的架构让Virtex UltraScale VU440的可扩展性成为可能,支持新一代布线方案,提供类似于ASIC的时钟和电源管理功能,消除互联瓶颈并能确保关键路径的最佳化,从而能实现高达90%的利用率。除了关键架构模块(如更宽的乘法器、高速存储器级联、33G功能收发器、新增业界领先的集成式100Gbps以太网MAC和150Gb/s Interlaken IP核)的重大进步之外,上述器件还能利用全线速率下的智能处理功能实现数百Gb/s级系统性能。

ARM公司硬件加速技术总监Spencer Saunders指出:“ARM 已经用了以前好几代Virtex FPGA为我们的IP进行验证。 UltraScale架构创新与Vivado相结合,可实现比以往更高的利用率和性能。Virtex UltraScale提供了巨大逻辑门容量、出色的串行带宽以及优异的输入输出引脚,是我们快速开发新一代IP产品的理想选择。”

第二代堆叠硅片互联(SSI)技术对Virtex UltraScale VU440实现业界最高带宽和容量起着重要作用。第二代SSI技术建立在台积公司(TSMC) CoWoS制造技术之上,将芯片间带宽提高了5倍,在整个切片边界采用统一时钟架构,能为设计人员提供虚拟单芯片的设计体验。利用其SSI技术,赛灵思能够提供比其他竞争产品大2到4倍的业界最大容量器件,并持续超越摩尔定律的发展速度。赛灵思于2011年在其Virtex-7 2000T器件中首次采用SSI技术,该产品也是当时全球容量最大的器件,共采用68亿个晶体管,为客户提供了前所未有的200万个逻辑单元(即2000万个ASIC等效门)。

赛灵思的UltraScale器件采用业界独一无二的ASIC级可编程架构,具有ASIC级的优势,能从20nm平面扩展到16nm FinFET技术,以及从单芯片扩展到3D IC。通过结合采用台积公司的尖端技术、协同优化的Vivado ASIC增强型设计套件以及近期推出的UltraFast™设计方法,赛灵思可实现的系统级性能和集成度是同类竞争产品的1.5倍乃至2倍,达到超越竞争市场一到两年的领先一代优势。

供货情况

赛灵思UltraScale器件得到Vivado Design Suite 2013.4版本的支持,详细的产品技术文档,敬请参阅china.xilinx.com/virtex-ultrascale。如需了解有关UltraScale架构的更多信息,敬请访问以下网址:china.xilinx.com/ultrascale。Virtex UltraScale器件预计将于2014年上半年正式供货。

关于赛灵思

赛灵思是All Programmable FPGA、SoC和3D IC的全球领先企业。赛灵思公司行业领先的产品与新一代设计环境以及 IP 核完美地整合在一起,可满足客户对可编程逻辑乃至可编程系统集成的广泛需求。如需了解更多信息,敬请访问赛灵思中文网站:http://china.xilinx.com 。

追随赛灵思:

赛灵思-优酷:http://i.youku.com/xilinx
赛灵思新浪微博:http://weibo.com/xilinxchina
赛灵思中文用户社区论坛:http://forums.xilinx.com/cn

相关阅读:
Xilinx推出可媲美ASIC级性能的全新20nm UltraScale产品
相关资讯
华虹半导体2025年Q1业绩解析:逆势增长背后的挑战与破局之路

2025年第一季度,华虹半导体(港股代码:01347)实现销售收入5.409亿美元,同比增长17.6%,环比微增0.3%,符合市场预期。这一增长得益于消费电子、工业控制及汽车电子领域需求的复苏,以及公司产能利用率的持续满载(102.7%)。然而,盈利能力显著下滑,母公司拥有人应占溢利仅为380万美元,同比锐减88.05%,环比虽扭亏为盈,但仍处于低位。毛利率为9.2%,同比提升2.8个百分点,但环比下降2.2个百分点,反映出成本压力与市场竞争的加剧。

边缘计算新引擎:瑞芯微RV1126B四大核心技术深度解析

2025年5月8日,瑞芯微电子正式宣布新一代AI视觉芯片RV1126B通过量产测试并开启批量供货。作为瑞芯微在边缘计算领域的重要布局,RV1126B凭借3T算力、定制化AI-ISP架构及硬件级安全体系,重新定义了AI视觉芯片的性能边界,推动智能终端从“感知”向“认知”跃迁。

半导体IP巨头Arm:季度营收破12亿,AI生态布局能否撑起估值泡沫?

2025财年第四季度,Arm营收同比增长34%至12.4亿美元,首次突破单季10亿美元大关,超出分析师预期。调整后净利润达5.84亿美元,同比增长55%,主要得益于Armv9架构芯片在智能手机和数据中心的渗透率提升,以及计算子系统(CSS)的强劲需求。全年营收首次突破40亿美元,其中专利费收入21.68亿美元,授权收入18.39亿美元,均刷新历史纪录。

Arrow Lake的突破:混合架构与先进封装的协同进化

2024年10月,英特尔正式发布Arrow Lake架构的酷睿Ultra 200系列处理器,标志着其在桌面计算领域迈入模块化设计的新阶段。作为首款全面采用Chiplet(芯粒)技术的桌面处理器,Arrow Lake不仅通过多工艺融合实现了性能与能效的优化,更以创新的混合核心布局和缓存架构重新定义了处理器的设计范式。本文将深入解析Arrow Lake的技术突破、性能表现及其对行业的影响。

暗光性能提升29%:深度解析思特威新一代AI眼镜视觉方案

2025年5月8日,思特威(股票代码:688213)正式发布专为AI眼镜设计的1200万像素CMOS图像传感器SC1200IOT。该产品基于SmartClarity®-3技术平台,集成SFCPixel®专利技术,以小型化封装、低功耗设计及卓越暗光性能,推动AI眼镜在轻量化与影像能力上的双重突破。公司发言人表示:"AI眼镜的快速迭代正倒逼传感器技术升级,需在尺寸、功耗与画质间实现平衡,这正是SC1200IOT的核心价值所在。"