基于CPLD的线阵CCD驱动电路设计方案

发布时间:2015-02-9 阅读量:1028 来源: 我爱方案网 作者:

【导读】论述了线阵CCD 驱动电路的工作原理和现状,选择基于CPLD 驱动线阵CCD 工作的方案。采用MAXⅡ器件的EPM240T100C5N 为控制核心,以TCD1500C 为例,设计了基于CPLD 的线阵CCD 驱动电路,完成了硬件电路的原理图的设计,并实现了软件调试。

“好消息!2015年新年来临之际,我爱方案网准备了ST开发板、庆科WIFI模块开发套件以及智能硬件研发必备的精密样片,只需填写个人信息与开发计划即有机会获得。更多详情>>>>”


1 总体方案设计


线阵CCD 一般不能直接在测量装置中使用,因此CCD 驱动信号的产生及输出信号的处理是设计高精度、高可靠性和高性价比线阵CCD 驱动模块的关键。

传统驱动CCD 的设计方法使CCD 的工作频率较慢,信号输出噪声增大,不利于提高信噪比,不能应用于要求快速测量的场合。而用可编程逻辑器件CPLD 进行驱动,则可提高脉冲信号相位关系的精度,以及提供给CCD 驱动脉冲信号的频率,而且调试容易、灵活性高。目前,在工业技术中,多采用基于CPLD 的驱动电路实现线阵CCD 的驱动。系统框图如图1 所示。

基于CPLD的线阵CCD驱动电路设计方案

图1 基于CPLD 的线阵CCD 的驱动电路

2 硬件设计

2. 1 CPLD 的硬件电路的设计


以CPLD( Complex Programmable Logic Device) 器件为核心,设计线阵CCD 的驱动电路。然后在其基础上扩展,选择其他元器件,设计出与其相配套的电路部分,经调试后组成硬件系统。

CPLD 的电路由5 部分组成, 有源晶振向EPM240T100C5N 的U1A 的IO/GCLK0 口输入时钟脉冲CLK0,提供了CPLD 工作的时钟脉冲,因为时序逻辑的需要。U1C 从JTAG 端口中下载程序,U1B 的52、54、56、58 口输出脉冲信号。U1D 管脚接3. 3 V 电压,U1E 管脚接地。电路原理如图2 所示。

基于CPLD的线阵CCD驱动电路设计方案

图2 CPLD 的电路原理图

2. 2 DC /DC 模块的设计


为得到CPLD 所需的电压,外接电源需要经过DC /DC 模块进行转换。为进一步减少输出纹波,可在输入输出端连接一个LC 滤波网络,电路原理如图3所示。

基于CPLD的线阵CCD驱动电路设计方案

图3 DC/DC 模块的电路原理图设计

 

2. 3 稳压模块的电路设计


由DC /DC 模块转换的直流电压,经过一个R11电阻和一个发光二极管接地,发光二极管指示灯,然后从AMS 芯片的Vin端输入,进入到芯片的内部,经过一系列的计算,从Vout输出3. 3 V 电压,GND 端端口接地。为消除交流电的纹波,电路采用电容滤波,分别用0. 1 μF 的极性电容和10 μF 的非极性电容组成一个电容滤波网络。电路原理如图4 所示。

基于CPLD的线阵CCD驱动电路设计方案

图4 稳压模块的电路设计

2. 4 CCD 电路设计

CCD 电路采用TCD1500C,它是一个高灵敏度、低暗流、5340 像元的线阵图像传感器。其像敏单元大小是7 μm × 7 μm × 7 μm,相邻像元中心距7 μm,像元总长37. 38 mm.该传感器可用于传真、图像扫描和OCR.TCD1500C 的测量精度和分辨率都很高,并且只需4 路驱动信号: SH、φ、RS、SP。电路原理如图5 所示。

基于CPLD的线阵CCD驱动电路设计方案

图5 CCD模块电路原理图

2. 5 电平转换的电路设计


由于CPLD 输出的驱动脉冲电压为3. 3 V,而CCD工作所需的驱动脉冲为5 V,所以需要在CPLD 和CCD之间加入一个电平转换电路。电路原理如图6 所示。

基于CPLD的线阵CCD驱动电路设计方案

图6 电平转换的电路原理图

3 软件设计

系统软件采用Verilog HDL 硬件描述语言,按照模块化的思路设计,将要完成的任务分成为多个模块,每个模块由一个或多个子函数完成。这样能使设计思路清晰、移植性强,在调试软件时容易发现和改正错误,降低了软件调试的难度。程序中尽量减少子函数之间的相互嵌套调用,这样可以减少任务之间的等待时间,提高系统处理任务的能力[7 - 8]。主程序如图7 所示。

基于CPLD的线阵CCD驱动电路设计方案

图7 主程序流程图

SH 是一个光积分信号,SH 信号的相邻两个脉冲之间的时间间隔代表了积分时间的长短。光积分时间为5 416 个RS 周期,对系统时钟进行光积分的分频,实现了SH 信号脉冲。在光积分阶段,SH 为低电平,它使存储栅和模拟移位寄存器隔离,不会发生电荷转移。时钟脉冲φ 为典型值0. 5 MHz 时,占空比为50%,占空比是指高电平在一个周期内所占的时间比率。它是SH 信号和占空比为50%的一个0. 5 MHz 的脉冲信号叠加,所以0. 5 MHz 的信号和SH 信号通过一个或门,就可以实现φ 信号; 输出复位脉冲RS 为1 MHz,占空比1∶ 3.此外,RS 信号和SH、φ 信号有一定的相位关系,通过一个移位寄存器移相,来实现RS 脉冲信号。

4 仿真实验


系统时钟周期部分设置为1 ns,正常工作时复位信号RS 为高电平,然后对RS、φ、SH 信号进行仿真,结果如图8 所示。

基于CPLD的线阵CCD驱动电路设计方案

图8 QuartusⅡ仿真效果图

研究的线阵CCD 驱动电路主要是以CPLD 为驱动中心而设计,这种方案减少了以往驱动电路的电路体积大、设计复杂、调试困难等缺点,增加了系统的稳定性、可靠性,集成度高且抗干扰能力强。通过对硬件和软件大量的模拟实验表明,文中所研究的线阵CCD 驱动脉冲信号能够满足CCD 工作所需的基本功能,达到了设计要求。

相关文章

基于FPGA的TDICCD8091驱动时序电路设计方案

安森美半导体CCD图像传感器 增强成像性能

2016万像素震撼高清!索尼推出小型CCD传感器
相关资讯
中国AI产业突破封锁的韧性发展路径及未来展望

在全球科技博弈背景下,美国对华AI芯片出口限制政策持续升级。腾讯总裁刘炽平在2025年第一季度财报会上明确表示,腾讯已具备应对供应链风险的充足储备与技术创新能力,标志着中国AI产业正加速走向自主化发展道路。本文结合产业动态与政策趋势,剖析中国AI产业的战略转型与突破路径。

重塑全球供应链格局:ASM International战略布局应对贸易壁垒

在全球半导体产业链加速重构的背景下,荷兰半导体设备巨头ASM International(以下简称“ASM”)近期通过一系列战略调整引发行业关注。2025年5月15日,该公司宣布将通过转嫁关税成本、加速美国本土化生产及优化全球供应链,应对地缘政治风险与贸易壁垒。面对美国近期加征的“对等关税”政策(涵盖钢铁、汽车等商品,未来可能扩展至半导体领域),ASM展现出显著的供应链韧性:其亚利桑那州工厂即将投产,新加坡基地产能同步扩充三倍,形成“多区域制造网络”以分散风险。与此同时,中国市场成为其增长引擎——2025年中国区销售额或突破预期上限,占比达总营收的20%,凸显其在差异化竞争中的技术优势。这一系列举措不仅反映了半导体设备行业对关税政策的快速响应,更揭示了全球产业链从“效率优先”向“安全韧性”转型的深层逻辑。

国产芯片架构演进之路:从指令集适配到生态重构

在全球半导体产业长期被x86与ARM架构垄断的背景下,国产芯片厂商的生态自主化已成为关乎技术主权与产业安全的核心议题。北京君正集成电路股份有限公司作为中国嵌入式处理器领域的先行者,通过二十余年的技术迭代,探索出一条从指令集适配到生态重构的独特路径——早期依托MIPS架构实现技术积累,逐步向开源开放的RISC-V生态迁移,并创新性采用混合架构设计平衡技术过渡期的生态兼容性。这一转型不仅打破了国产芯片“被动跟随”的固有范式,更在智能安防、工业控制、AIoT等新兴领域实现了从“技术替代”到“生态定义”的跨越。据行业数据显示,其基于RISC-V内核的T系列芯片已占据计算芯片市场80%的份额,成为推动国产架构产业化落地的标杆。本文通过解析北京君正的架构演进逻辑,为国产半导体产业突破生态壁垒提供可复用的方法论。

性能飙升27%!高通骁龙7 Gen4如何改写中端芯片格局?

5月15日,高通技术公司正式推出第四代骁龙7移动平台(骁龙7 Gen 4),以台积电4nm制程打造,性能迎来全方位升级。该平台采用创新的“1+4+3”八核架构,CPU性能较前代提升27%,GPU渲染效率提升30%,并首次支持终端侧运行Stable Diffusion等生成式AI模型,NPU算力增幅达65%。在影像领域,其搭载的三重12bit ISP支持2亿像素拍摄与4K HDR视频录制,配合Wi-Fi 7与XPAN无缝连接技术,重新定义中高端设备的创作边界。荣耀与vivo宣布首发搭载该平台的机型,预计本月上市,标志着生成式AI技术向主流市场加速渗透。

破局高端芯片!小米自研玄戒O1即将发布,性能参数首曝光

5月15日晚间,小米集团CEO雷军通过个人微博账号正式宣布,由旗下半导体设计公司自主研发的玄戒O1手机SoC芯片已完成研发验证,计划于本月下旬面向全球发布。据雷军透露,该芯片将采用业界领先的4nm制程工艺,核心性能指标已接近国际旗舰水平。