新思科技Design Platform支持TSMC多裸晶芯片3D-IC封装技术

新思科技（Synopsys, Inc.）宣布，新思科技Design Platform全面支持TSMC WoW直接堆叠和 CoWoS?先进封装技术。Design Platform支持与3D IC参考流程相结合，帮助用户在移动计算、网络通信、消费和汽车电子等应用中部署高性能、高连接性的多裸晶芯片技术。

新思科技Design Platform解决方案包括多裸晶芯片和中介层版图创建、物理布局规划和设计实现、寄生参数提取、时序分析以及物理验证。新思科技Design Platform支持TSMC WoW和CoWoS先进封装技术的主要产品和特性包括：
●IC Compiler II布局布线：支持多裸晶芯片布局规划和实现，包括中介层和3D晶圆堆叠生成、TSV布局和连接分配、正交多层、45度单层，以及裸晶芯片互连接口模块生成以用于裸晶芯片间的参数提取和检验。
●StarRC参数提取：支持TSV和背面RDL金属层提取、硅中介层提取，以及裸晶芯片间耦合电容提取。
●IC Validator：支持全系统DRC和LVS验证、裸晶芯片间DRC及接口LVS验证。

●PrimeTime signoff分析：全系统静态时序分析，支持多裸晶芯片静态时序分析（STA）

TSMC设计基础设施市场部资深总监Suk Lee表示：“高性能先进3D硅片制造和晶圆堆叠技术需要全新的EDA功能和流程，以支持更高的设计和验证复杂性。我们加强与新思科技的合作，为TSMC的CoWoS和WoW先进封装技术提供设计解决方案。我们相信，设计解决方案将使双方客户从中受益，提高设计人员的工作效率，加快产品上市。

新思科技芯片设计事业部营销与商务开发副总裁Michael Jackson表示：“通过深入合作，支持TSMC的WoW和CoWoS芯片集成解决方案的设计解决方案和参考流程将使我们的共同客户实现最佳的质量结果。新思科技Design Platform能够满足设计人员的进度要求，实现高成本效益、高性能、低功耗的多裸晶芯片方案。”

●新思科技Design Platform支持TSMC WoW直接堆叠和CoWoS技术。
●解决方案包括多裸晶芯片和中介层（Interposer）的版图实现、寄生参数提取和时序分析以及物理验证。
●参考流程使早期客户能够充分发挥3D-IC的潜力，实现高性能、低功耗应用。