CPU流水线

CPU流水线

所谓CPU流水线，就是一种将指令分解为多步，并让不同指令的各步操作重叠，从而实现几条指令并行处理，以加速程序运行过程的技术。CPU流水线指令的每步有各自独立的电路来处理，每完成一步，就进到下一步，而前一步则处理后续指令。 　
　
CPU流水线举例说明

p0H+V~@/Z 我们先对流水线的级数与其周期的关系给出一个公式，一个k级流水线，处理n个任务总共需要花费“k+(n-1)”个周期，这是因为先是处理第一个任务就需要k个时钟周期，k个周期后流水线被装满，剩余n－1个任务只需n-1个周期就能完成。如果同样数量的n个任务不采用流水线处理，那么就需要n＊k个周期，我们把两者做比，得到另一个概念，叫做流水线加速比C，所以C＝n*k / [k+(n-1)]，当n远远大于k时，C的值趋进于k，也就是说，理论上k级流水线几乎可以提高k倍速度，但这仅限于理论。

CPU流水线的好处

采用流水线技术后，并没有加速单条指令的执行，每条指令的操作步骤一个也不能少，只是多条指令的不同操作步骤同时执行，因而从总体上看加快了指令流速度，缩短了程序执行时间。 　　

为了进一步满足普通流水线设计所不能适应的更高时钟频率的要求，高档位处理器中的流水线的深度（级数）在逐代增多。当流水线深度在5~6级以上时，通常称为超流水线结构（Super Pipeline）。显然，流水线级数越多，每级所花的时间越短，时钟周期就可以设计的越短，指令速度越快，指令平均执行时间也就越短。 　　

流水线技术是通过增加计算机硬件来实现的。它要求各功能段能互相独立地工作，这就要增加硬件，相应地也加大了控制的复杂性。如果没有互相独立的操作部件，很可能会发生各种冲突。例如要能预取指令，就需增加指令的硬件电路，并把取来的指令存放到指令队列缓冲器中，使微处理器能同时进行取指令和分析、执行指令的操作。

CPU流水线处理数据概率

dH y-m L0j g5[zu CPU使用0-128K缓存的概率是80% z~(oW4hqcA}w^~p
CPU使用128-256K缓存的概率是10%
*~:i+Sk}PlpNS T CPU使用256-512K缓存的概率是5% \fFNC^
CPU使用512-1M缓存的概率是3%
M&WzH+y_ CPU使用更大缓存的概率是2% )JC\h%IS.m `
P4的架构，只要L2一次没有命中，就要浪费大约230个周期到内存中去读取数据

衡量CPU流水线的性能指标主要有吞吐率、加速比、效率和流水线的最佳段数。

CPU流水线的最佳段数选择

一般处理机种流水线的段数在2-10段，一般把8段以上的流水线成为超流水线，采用超流水线的处理机称为超流水线处理机。