加法器电路

随着微电子技术突飞猛进的发展,电路设计技术也由计算机辅助设计逐渐进入自动设计时代。随着加法器在集成电路中被大量的用到,研究加法器成了人们改进现有技术,发展集成电路产业的另一个重要部分。

加法器简介

加法器是产生数的和的装置。加数和被加数为输入，和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入，而和数与进位为输出则为全加器。常用作计算机算术逻辑部件，执行逻辑操作、移位与指令调用。在电子学中，加法器是一种数位电路，其可进行数字的加法计算。在现代的电脑中，加法器存在于算术逻辑单元（ALU）之中。 加法器可以用来表示各种数值，如：BCD、加三码，主要的加法器是以二进制作运算。由于负数可用二的补数来表示，所以加减器也就不那么必要。
加法器是为了实现加法的。

即是产生数的和的装置。加数和被加数为输入，和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入，而和数与进位为输出则为全加器。常用作计算机算术逻辑部件，执行逻辑操作、移位与指令调用。
 
对于1位的二进制加法，相关的有五个的量：1，被加数A，2，被加数B，3，前一位的进位CIN，4，此位二数相加的和S，5，此位二数相加产生的进位COUT。前三个量为输入量，后两个量为输出量，五个量均为1位。
 
对于32位的二进制加法，相关的也有五个量：1，被加数A（32位），2，被加数B（32位），3，前一位的进位CIN（1位），4，此位二数相加的和S（32位），5，此位二数相加产生的进位COUT（1位）。
要实现32位的二进制加法，一种自然的想法就是将1位的二进制加法重复32次（即逐位进位加法器）。这样做无疑是可行且易行的，但由于每一位的CIN都是由前一位的COUT提供的，所以第2位必须在第1位计算出结果后，才能开始计算；第3位必须在第2位计算出结果后，才能开始计算，等等。而最后的第32位必须在前31位全部计算出结果后，才能开始计算。这样的方法，使得实现32位的二进制加法所需的时间是实现1位的二进制加法的时间的32倍。

加法器电路运算原理

求和电路的输出电压决定于若干个输入电压之和，一般表达式为：vo=k1vs1+k2vs2+......+knvsn
 
 
电路特点：

在进行电压相加时，能保证各vs 及 vo间有公共的接地端。输出vo分别与各个
vs间的比例系数仅仅取决于Rf与各输入回路的电阻之比，而与其他各路的电阻无关。因此，参数值的调整比较方便。

1) 求和电路实际上是利用
"虚地"以及iI=0的原理，通过电流相加(if=i1+i2+…)来实现电压相加。此加法器还可扩展到多个输入电压相加。也可利用
同相放大器组成。

2) 输出端再接一级反相器，则可消去负号，实现符合常规的算术加法。同相放大器可直接得出无负号的求和。但仅在Rn=Rp的严格条件下正确。

3) 这个电路的优点是：

a.在进行电压相加的同时， 仍能保证各输入电压及输出电压间有公共的接地端。使用方便。
b.由于"虚地"点的"隔离"作用，输出vo分别与各个vs1间的比例系数仅仅取决于Rf与各相应输入回路的电阻之比，而与其他各路的电阻无关。因此，参数值的调整比较方便。

信号与电路基础_加法器电路运算原理例题: 试用集成运放实现求和运算。

1)vo=-(vs1+10vs2+2vs3)
2)vo=1.5vs1-5vs2+0.1vs3





 
使用双集成运放的电路如图8.13
　　
 
Rf1/R1=1.5 Rf1/R3=0.1
选R1=2k,可得：Rf1=3k,R3=30k

运算放大器组成加法器电路图