异步电路设计原理

什么是异步电路？

什么是异步电路？我想很多人对异步电路设计很陌生吧，其实小编最早接触到这个问题的时候也是这样的，感觉这个问题很陌生，通过了解得知，原来电路核心逻辑有用组合电路实现
异步时序电路的最大缺点是容易产生毛刺。不利于器件移植不利于静态时序分析（STA）、验证设计时序性能。

                               图1、异步电动机的正反停控制电路

异步时序逻辑电路的特点

电路中除可以使用带时钟的触发器外，还可以使用不带时钟的触发器和延迟元件作为存储元件，电路中没有统一的时钟，电路状态的改变由外部输入的变化直接引起。

异步电路设计原理

异步电路主要是组合逻
辑电路，用于产生地址译码器、ＦＩＦＯ或ＲＡＭ的读写控制信号脉冲，但它同时也用在时序电路中，此时它没有统一的时钟，状态变化的时刻是不稳定的，通常输入信号只在电路处于稳定状态时才发生变化。也就是说一个时刻允许一个输入发生变化，以避免输入信号之间造成的竞争冒险。建立时间(ｔｓｕ)是指在触发器的时钟上升沿到来以前，数据稳定不变的时间。如果建立时间不够，数据将不能在这个时钟上升沿被打入触发器；保持时间(ｔｈ)是指在触发器的时钟上升沿到来以后，数据稳定不变的时间。

                              图2、三相异步电机双重连锁正反转能

如果保持时间不够，数据同样不能被打入触发器。数据稳定传输必须满足建立时间和保持时间的要求，否则电路就会出现逻辑错误。在同步电路设计中一般采用D触发器，异步电路设计中一般采用Latch。异步电路主要是组合逻辑电路，用于产生地址译码器、ＦＩＦＯ或ＲＡＭ的读写控制信号脉冲，但它同时也用在时序电路中，此时它没有统一的时钟，状态变化的时刻是不稳定的，通常输入信号只在电路处于稳定状态时才发生变化。也就是说一个时刻允许一个输入发生变化，以避免输入信号之间造成的竞争冒险。