去耦电容的选择算法

前言：什么是去耦电容？去耦电容的选择算法是什么？关于去耦电容的相关知识，小编今天就为大家介绍。

去耦电容的介绍

在电子电路中，去耦电容和旁路电容都是起到抗干扰的作用，去耦电容用在放大电路中不需要交流的地方，用来消除自激，使放大器稳定工作。从电路来说，总是存在驱动的源和被驱动的负载。如果负载电容比较大，驱动电路要把电容充电、放电，才能完成信号的跳变，在上升沿比较陡峭的时候，电流比较大，这样驱动的电流就会吸收很大的电源电流，由于电路中的电感，电阻（特别是芯片管脚上的电感，会产生反弹），这种电流相对于正常情况来说实际上就是一种噪声，会影响前级的正常工作。这就是耦合。

上图为：去耦电容
 

去耦电容的选择算法

在PCB上放置元件时，必须提供对高频RF的去耦。必须确保所选去耦电容能满足可能的要求。考虑自激频率的时候需要考虑对重要谐波的抑制，一般考虑到时钟的5次谐波。以上这些要点对高速时钟电路尤为重要。

对去耦电容容抗的计算是选择去耦电容的基础，表示为

其中，Xc是容抗（Ω）；f是谐振频率（Hz）；C为电容大小。

选择去耦电容的关键是计算所用电容的容值大小，这里向大家介绍常在高速电路里使用的波形法。

如图1所示，逻辑状态由0转换到1，实际的时钟边沿速率发生了变化。虽然切换位置仍然保持不变，但t1、t2，已改变，这是因为电容充、放电使信号边沿变化变缓的原因。

图1时钟信号的容性影响

利用表的公式可以计算图1中的时钟边沿变化率。在设计时要注意的是，必须确保最慢的边沿变化率不会影响其工作性能。

傅里叶分析可以从时域到频域对信号进行分析。在射频（RF）频谱分布中，射频能量随频率下降而减少，从而改善了电磁干扰（EMI）的性能。

表为：电容方程

在计算去耦电容之前，需要先画出戴维宁等效电路。总的阻抗值等于电路中两个电阻的并联。假定图2所示的戴维宁等效电路中，ZＳ＝150Ω，ZL＝1.0 kΩ，那么

图2  戴维宁等效电路

方法一：在已知时钟信号的边沿速率时，用式（5－9）来计算。

其中，当信号的边沿速率tr，单位为ns时，电容最大值Cmax，单位为nF；当tr，单位为ps时，Cmax，单位为pF；R1为网络的总电阻，单位为Ω。

由式（5－9）可知，必须选择适当的电容，使当tr＝3.3RC时满足信号上升/下降沿的需要。选择不当会引起基线漂移。这里的基线就是判断逻辑1或0的稳态电平。3.3是时间常数，其3倍等于一个上升时间。
例：（1）如果设计信号的边沿速率为10 ns，电路等效阻抗为130Ω，计算最大电容值为

（2）某信号上、下沿均为8.33ns：频率为80MHz；R为典型的TTL巴参数33Ω；则tr＝tf＝3.3 ns（为上、下沿的1/4）。计算最大电容值为

方法二：首先决定所要滤除的最高频率，然后用式（5－10）获得在最小信号畸变情况下的最大电容值。

例：在Rt＝130Ω的情况下，滤除一个50MHz的信号，在忽略源内阻Zc时，求Cmin。

总结：其实去耦电容就是提供一个局部的直流电源给有源器件，以减少开关噪声在板上的传播和将噪声引导到地。关于去耦电容的选择算法的介绍就先到这里，如想了解更多可通过站内搜索阅读。

浏览过本文的人还浏览了：

去耦电容

http://www.52solution.com/basic/2444

什么是去耦电路

http://www.52solution.com/basic/576

什么是旁路电容？

http://www.52solution.com/basic/2321