通用的高速信号PCB设计处理原则

路板布局及布线设计：根据电路板实际布线的情况，如果与前仿真制定的设计规则有出入，则需要再次仿真分析高速信号质量是否满足要求，例如：电路板线路布线密度过高、实际设计的线宽比前仿真设计规则要小、可能造成高速信号线路损耗过大、接收端信号幅度不满足芯片输入要求而导致电路板功能无法实现。

通用的高速信号PCB设计处理原则有：

（1）层面的选择：处理高速信号优先选择两边是GND的层面处理

（2）处理时要优先考虑高速信号的总长

（3）高速信号Via数量的限制：高速信号允许换一次层，换层时加GNDVIA如图

（4）如果高速信号在连接器有一端信号没有与GND相邻PIN时，设计时应加GNDVIA如下图：

（5）高速信号在连接器内的走线要求：在连接器内走线要中心出线。

（6）高速信号应设置不耦合长度及本对信号的长度误差，在做长度误差时须考虑是否要加PINDELAY

（7）高速信号处理时尽量收发走在不同层，如果空间有限，需收发同层时，应加大收发信号的距离

（8）高速信号离12V要有180MIL的间距要求，距离时钟信号65mil间距

高速信号优化方法：以LVDS信号为例，说明高速信号的通常优化方法：

LVDS(LowVoltageDifferentialSignaling,低电压差分信号）是一种低摆幅的差分信号技术，它使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。

LVDS信号不仅是差分信号，而且是高速数字信号。因此，对用来传输LVDS的PCB线对必须采取措施，以防止信号在媒质终端发生反射，同时应减少电磁干扰以保证信号的完整性。