电磁兼容设计及无桥PFC电路

电磁兼容性设计电磁兼容性是指电子设备在各种电磁环境中仍能够协调、有效地进行工作的能力。电磁兼容性设计的目的是使电子设备既能抑制各种外来的干扰，使电子设备在特定的电磁环境中能够正常工作，同时又能减少电子设备本身对其它电子设备的电磁干扰。

选择合理的导线宽度由于瞬变电流在印制线条上所产生的冲击干扰主要是由印制导线的电感成分造成的，因此应尽量减小印制导线的电感量。印制导线的电感量与其长度成正比，与其宽度成反比，因而短而精的导线对抑制干扰是有利的。时钟引线、行驱动器或总线驱动器的信号线常常载有大的瞬变电流，印制导线要尽可能地短。对于分立元件电路，印制导线宽度在左右时，即可完全满足要求;对于集成电路，印制导线宽度可选择。

采用正确的布线策略采用平等走线可以减少导线电感，但导线之间的互感和分布电容增加，如果布局允许，最好采用井字形网状布线结构，具体做法是印制板的一面横向布线，另一面纵向布线，然后在交叉孔处用金属化孔相连。为了抑制印制板导线之间的串扰，在设计布线时应尽量避免长距离的平等走线，尽可能拉开线与线之间的距离，信号线与地线及电源线尽可能不交叉。在一些对干扰十分敏感的信号线之间设置一根接地的印制线，可以有效地抑制串扰。

为了避免高频信号通过印制导线时产生的电磁辐射，在印制电路板布线时，还应注意以下几点：尽量减少印制导线的不连续性，例如导线宽度不要突变，导线的拐角应大于90度禁止环状走线等。时钟信号引线最容易产生电磁辐射干扰，走线时应与地线回路相靠近，驱动器应紧挨着连接器。总线驱动器应紧挨其欲驱动的总线。

在印制板布置高速、中速和低速逻辑电路时，排列器件，抑制反射干扰为了抑制出现在印制线条终端的反射干扰，除了特殊需要之外，应尽可能缩短印制线的长度和采用慢速电路。必要时可加终端匹配，即在传输线的末端对地和电源端各加接一个相同阻值的匹配电阻。根据经验，对一般速度较快的TTL电路，其印制线条长于10cm以上时就应采用终端匹配措施。匹配电阻的阻值应根据集成电路的输出驱动电流及吸收电流的最大值来决定。

PFC是一种解决传统AC整流电路引起的电网污染问题的电路。常规整流滤波电路的整流桥只有在输入正弦波电压接近峰值时才会导通，因此导致了输入电流程严重非正弦性，导致输入产生了大量谐波电流成份，降低了电网的利用率同时有潜在的干扰其他电器的可能。 

PFC电路通过对输入AC电流进行'整形'，使输入电流为近似和输入电压同相位的正弦波，达到了输入功率接近1的可能。 常用的PFC电路均为Boost升压拓扑，根据Boost拓扑在不同工作模式(DCM\BCM\CCM)下的特性不同，控制方法可以分为3种。
BCM和CCM采用的较多，BCM为变频控制，可以实现零电压开启(降低开通损耗)，但是较高的开关管有效电流限制了它只能在中小功率的场合，大功率场合是CCM的天下。