去耦电容配置及CCM的PFC

在直流电源回路中，负载的变化会引起电源噪声。例如在数字电路中，当电路从一个状态转换为另一种状态时，就会在电源线上产生一个很大的尖峰电流，形成瞬变的噪声电压。配置去耦电容可以抑制因负载变化而产生的噪声，是印制电路板的可靠性设计的一种常规做法，配置原则如下：电源输入端跨接一个10～100uF的电解电容器，如果印制电路板的位置允许，采用100uF以上的电解电容器的抗干扰效果会更好。

 

去耦电容的引线不能过长，特别是高频旁路电容不能带引线，为每个集成电路芯片配置一个的陶瓷电容器。如遇到印制电路板空间小而装不下时，可每4～10个芯片配置一个1～10uF钽电解电容器，这种器件的高频阻抗特别小，在500kHz～20MHz范围内阻抗小于1Ω，而且漏电流很小(以下)。对于噪声能力弱、关断时电流变化大的器件和ROM、RAM等存储型器件，应在芯片的电源线(Vcc)和地线(GND)间直接接入去耦电容。

 

对于CCM的PFC，主要问题是二极管的反向恢复问题，在反向恢复期间产生的大反向电流会产生额外的损耗还有潜在干扰电路的风险。具体可以通过增加RC电路(有损)或者ZVT技术(无损，但是比较复杂)进行解决，这里暂时不进行讨论。 由于PFC通常被设计成宽电压输入模式(85-265V输入)，在低输入电压时输入电流会比较大，当输出功率比较大时，各功率器件尤其是输入整流桥的电流压力和散热压力尤为明显。当开关管开通时，电流会经过2个低速整流二极管，1个mos管，当开关管关闭的时候，电流会经过2个低速整流管和1个快恢复二极管。 对于110V情况下输出1500W的PFC来说，整流桥损耗可达30W左右，是一个相当可观的数字如果能通过改进拓扑取消掉整流桥，将会极大的提高效率. 它在每个正周期内和负周期内等效为1个普通的Boost拓扑：电感电流上升的周期(相当于普通Boost中mos开通时)，电流经过2个mos管(其中一个反向导通)，当电感电流下降时，电流经过1个mos的体二极管和一个快恢复二极管。由于经过的半导体数目减少了，而且mos具有更低的导通电阻，因此能极大的提高效率。 

两个mos管可以直接由传统CCM控制芯片同时驱动，也可以加入同步整流逻辑之后驱动，这样可以在电感电流下降的时候提供一个mos管的低压降导通回路，再提升那么一点点效率。这种拓扑带来效率提升的同时，也带来了一些新的问题：由于PFC的主体都在高频电感之后, 相对于大地(Earth)的电位是高速变化的, 会产生更高的EMI问题, 通过采用双对称绕组电感和增加一些高频回路可以减轻这个问题；由于采用了双对称绕组电感，PFC主体和AC线路没有直接的联系，因此对于控制电路来说，检测交流线路的有效电压值和瞬时电压值都变得极为困难，由于有两个mos管，电流的回路也变得比较复杂，无论用互感器或者电阻都不能简单的获得一个精确的包含电感高频电流成品的信号。