PCB降低噪声电磁干扰及电测技术解析

在PCB设计中降低噪声与电磁干扰的窍门：能用低速芯片就不用高速的，高速芯片用在关键地方。可用串一个电阻的办法，降低控制电路上下沿跳变速率。尽量为继电器等提供某种形式的阻尼。使用满足系统要求的最低频率时钟。时钟产生器尽量近到用该时钟的器件。石英晶体振荡器外壳要接地。用地线将时钟区圈起来，时钟线尽量短。I/O 驱动电路尽量近印刷板边，让其尽快离开印刷板。对进入印制板的信号要加滤波，从高噪声区来的信号也要加滤波，同时用串终端电阻的办法，减小信号反射。

 

MCD 无用端要接高，或接地，或定义成输出端，集成电路上该接电源地的端都要接，不要悬空。闲置不用的门电路输入端不要悬空，闲置不用的运放正输入端接地，负输入端接输出端。印制板尽量，使用45 折线而不用90 折线布线以减小高频信号对外的发射与耦合。印制板按频率和电流开关特性分区，噪声元件与非噪声元件要距离再远一些。单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗，经济是能承受的话用多层板以减小电源地的容生电感。时钟、总线、片选信号要远离I/O 线和接插件。模拟电压输入线、参考电压端要尽量远离数字电路信号线，特别是时钟。对A/D 类器件，数字部分与模拟部分宁可统一下也不要交叉。

 

PCB板在生产过程中，难免因外在因素而造成短路、断路及漏电等电性上的瑕疵，再加上PCB不断朝高密度、细间距及多层次的演进，若未能及时将不良板筛检出来，而任其流入制程中，势必会造成更多的成本浪费，因此除了制程控制的改善外，提高测试的技术也是可以为PCB制造者提供降低报废率及提升产品良率的解决方案。

在电子产品的生产过程中，因瑕疵而造成成本的损失，在各个阶段都有不同的程度，越早发现则补救的成本越低。空板制作完成后，若板中的断路能实时检测出来，通常只需补线即可改善瑕疵，或者至多损失一片空板；但是若未能被检测出断路，待板子出货至下游组装业者完成零件安装，也过炉锡及IR重熔，然而却在此时被检测发现线路有断路的情形，一般的下游组装业者会向让空板制造公司要求赔偿零件费用、重工费、检验费等。若更不幸的，瑕疵的板子在组装业者的测试仍未被发现，而进入整体系统成品，如计算机、手机、汽车零件等，这时再作测试才发现的损失，将是空板及时检出的百倍、千倍，甚至更高。每个阶段通常会有2~3次的100%测试，筛选出不良板再作重工处理。