射频板PCB布线原则及元器件布局的一般原则

射频板PCB布线原则，尽可能将数字电路远离模拟电路，确保射频走线参考大面积地平面，并尽可能将射频线走在表层上。数字、模拟信号线不跨区域布线，如果射频走线必须要穿过信号线，优选：在它们之间沿着射频走线布一层与主地相连的地；次选，保证射频线与信号线十字交叉，可将容性耦合减到最小，同时尽可能在每根射频走线周围多布一些地，并连到主地。一般，射频印制线不宜并行布线且不宜过长，如果确实需要并行布线，应在两条线之间加一条地线（地线打过孔，确保良好接地）。
 

射频差分线，走平行线，两条平行线外侧加地线（地线打过孔，确保良好接地），印制线的特性阻抗按器件的要求设计。射频印制电路板布线的基本顺序：射频线路→基带射频接口线（IQ 线）→时钟线→电源部分→数字基带部分→地。5 射频走线通常不打孔，如必须RF 走线换层，应该将过孔尺寸减到最小，这样不仅可以减少路径电感，并可减少RF 能量泄漏到叠层板内其他区域的机会。双工器、中频放大器、混频器总有多个RF/IF 信号相互干扰，RF 与IF 走线应尽可能走十字交叉，并在它们之间隔一块地。除特殊用途外，禁止RF 信号走线上伸出多余的线头。基带射频接口线（IQ 线）布线应该较宽一些，最好在10mil 以上，为避免相位误差，线长尽可能相等，且尽可能间距相等。射频控制线要求走线尽可能短，依据传输控制信号器件的输入输出阻抗来调整布线长度，减少噪声引入。走线远离射频信号、非金属化孔和“地” 边缘。走线周围不要打地过孔，防止信号通过过孔耦合到射频地。尽可能将数字走线、电源走线远离射频电路；时钟电路和高频电路是主要干扰和辐射源，一定要单独安排、远离敏感电路。
 

元器件印制走线的间距的设置原则。不同网络之间的间距约束是由电气绝缘、制作工艺和元件大小等因素决定的。例如一个芯片元件的引脚间距是8mil，则该芯片的【Clearance Constraint】就不能设置为10mil，设计人员需要给该芯片单独设置一个6mil的设计规则。同时，间距的设置还要考虑到生产厂家的生产能力。 

另外，影响元器件的一个重要因素是电气绝缘，如果两个元器件或网络的电位差较大，就需要考虑电气绝缘问题。一般环境中的间隙安全电压为200V/mm，也就是。所以当同一块电路板上既有高压电路又有低压电路时，就需要特别注意足够的安全间距。 

线路拐角走线形式的选择。为了让电路板便于制造和美观，在设计时需要设置线路的拐角模式，可以选择45°、90°和圆弧。一般不采用尖锐的拐角，最好采用圆弧过渡或45°过渡，避免采用90°或者更加尖锐的拐角过渡。 

导线和焊盘之间的连接处也要尽量圆滑，避免出现小的尖脚，可以采用补泪滴的方法来解决。当焊盘之间的中心距离小于一个焊盘的外径D时，导线的宽度可以和焊盘的直径相同；如果焊盘之间的中心距大于D，则导线的宽度就不宜大于焊盘的直径。 

导线通过两个焊盘之间而不与其连通的时候，应该与它们保持最大且相等的间距，同样导线和导线之间的间距也应该均匀相等并保持最大。