发布时间:2019-04-23 阅读量:1364 来源: 发布人:
常用电阻分两种,线绕电阻和膜式电阻。往简单里理解,膜式电阻的工艺是在骨架上做喷涂导电涂层,涂层材料当然是有一定电阻率的;线绕电阻的工艺是在骨架上缠绕环形螺旋状电阻丝的。
通过这两种结构,其实就很容易的可以分析出,在静电电压的作用下,电阻可能发生的问题了。对膜式电阻,用形象的理解,导电涂层就如人头上的头发,高压过来,就如拿个镊子,刺溜薅一绺,就少一块头发,露出一块头皮。头发就是那导电的涂层,导电的东西少了,自然阻抗就会变大了。多刺溜刺溜的薅几下,弄成个截断的秃瓢地带,那就彻底断路了。
如果是线绕电阻,就是看成绕制的线圈,既然是绕制,就会有电感,突变的电脉冲,上升沿很陡,电感的作用导致传导不过去,就会加之于绕组的线间,线间的间距又比较小,容易击穿,一旦击穿,线间短路,阻值会变小。
以上两种情况,描述的都是大电压,小电流的情况才会发生的事情。这种状态的特征,静电都具备,是其非常经典的失效机理。
我如上解释了之后,朋友又提出一个问题,问“那一个具体的电阻,如何判定其抗ESD的电压大小?”而且找出了几个指标,问这几个指标与ESD 有没关系。
Maximum Working Voltage 50V
Maximum Overload Voltage 100V
这两个数值与ESD耐压是没关系的。工作耐压的电压是持续性的,而且能量较大,会有较大的持续电流,电子器件的烧毁主要是因为电流流过导致的发热Q=I2 R,而ESD是尖峰式脉冲,时间短,电压高,能量小。这里的50V、100V都是针对工作耐压的。而工作耐压的损伤都是热损伤,热损伤的结果就可以想象了,膜式电阻的热损伤一般是直接烧断了。线绕电阻的热损伤是电阻先变小,原因是绕线间的绝缘层烧化导致线间短路,但这个过程很短,很快就也会把导电丝烧断了。
一般电阻的工作耐压,直插电阻在120-150V左右(仅是参考值,对不同的工艺的会有差别),比如同一个阻值的电阻,封装小的和封装大的也会有差别,贴片电阻工作耐压会更小一点。
而对于电阻的抗ESD损伤的电压值,一般电阻的datasheet都是不给出来的,因为一点半点的静电是没问题的,但万一真打得多了,打坏也是完全可能的。如果真有这方面问题,最好的办法是加保护通路,在电阻之前,对地加静电防护的TVS管。既然咱小电阻惹不起,只好躲得起吧…
下面是评论区的一些评论和回复内容:
游客:
直接用静电仪打一下,测一下峰值电流,选一个满足峰值功率降额的电阻就好了。这个很复杂吗?
武晔卿回复:
这么考虑这个问题是不对的。电阻的电压要考虑两个。一个是您刚提到的从功率角度考虑,这是其工作电压;他的损伤机理是热损伤,电流导致的;第二个是从工艺角度考虑,电压高了后会破坏其结构,是电压导致的,电流很小。
游客:
武老师,个人认为加TVS固然是好,不过增加成本,或许可以考虑加大电阻值, 或者是加滤波电容,加磁珠,这样的低成本的方式来避免。
游客:
电路中最基础并且用的最多的元件要数电阻,电阻在电路中主要是产生压降,关于电路中电阻与电压问题在电路设计中很重要。
游客:
电阻器都有额定功率值的,电阻上的最大电压应该根据电阻的额定功率来估算,相同封装的电阻,不同的电阻值能承受的电压不同。
游客:
一般来说,电阻器都有额定功率值的,电阻上的最大电压应该根据电阻的额定功率来估算,相同封装的电阻,不同的电阻值能承受的电压不同,所以用最大工作电压来描述电阻的参数是不合适的。0603电阻的额定功率很小,小阻值的电阻放在端口打静电很容易打化坏,应该在端口放置防静电管。
游客:
分析的有道理,有用。再比如二极管过流、反向过压损坏后的状态是短路?还是断路?危害会是什么?环境温度的变化对电子元器件会带来什么后果?如果研究到位,可以预测后果,提前采取保护。像玉兔的环境恶劣,提前理论分析、预测就可以采取对策保护,克服难关……极需要这样的细致分析。
游客:
高压过来,就如拿个镊子,刺溜薅一绺,就少一块头发,露出一块头皮。导致这个的原因是什么? 电阻是串联在通路上的,除非有放电,否则电阻上的电压差就是0V; 另:电阻的最高工作电压和过载电压并不是热损伤的限制,热损伤的限制是有功率来限制的。
IR:6红外芯片通过实质性的技术创新,显著提升了在面部识别、智能传感器和节能系统等应用中的关键性能(亮度、效率和图像质量)。它在人眼不可见的红外领域展现出卓越表现,特别是在安防领域以更高亮度、更低功耗和更优画质设定了新的距离覆盖和可靠性标准。
工业设备加速迈向电动化,对稳健、高效、适应性强的电池充电器需求激增。无论是手持工具还是重型机械,充电器必须应对严苛环境和全球通用电压输入(120-480 Vac),并优先满足小型化、轻量化及被动散热的设计要求。在这一关键任务中,功率因数校正(PFC)级的拓扑选择至关重要,它直接影响着系统效率、尺寸和成本。本文将剖析现代工业充电设计的核心挑战,重点对比传统升压 PFC 与日益流行的图腾柱 PFC 拓扑方案,并探讨碳化硅(SiC)MOSFET 如何颠覆性地赋能高效率解决方案,为工程师提供清晰的设计指导。
技术的迅猛发展持续推动着商业、工业及汽车等领域对耐高温集成电路(IC)的迫切需求。然而,高温环境会显著劣化集成电路的性能、可靠性与使用寿命,形成亟待解决的技术瓶颈。本文旨在系统分析高温对IC的物理影响,深入剖析高结温带来的核心挑战,并探讨针对高功率应用的有效设计应对策略。
安森美(onsemi)推出的碳化硅共源共栅场效应晶体管(Cascode FET),通过创新架构融合SiC JFET与低压硅MOSFET,成功解决了SiC JFET常开特性的应用瓶颈。该设计兼具SiC材料的高效优势与硅器件的易控特性,在硬开关与软开关场景中展现显著性能提升。本文将深入剖析其结构原理及核心优势。
在现代电子系统的设计中,晶振作为提供稳定时钟信号的“心脏”,其性能直接影响着整个系统的可靠性与效率。面对差分晶振与无源晶振(晶体谐振器) 这两类核心时钟源,工程师们往往需要在性能、成本、设计复杂度与抗干扰能力之间寻求微妙的平衡。这两者绝非简单的引脚差异,而代表了截然不同的工作原理与设计哲学: