台积电 2nm 工艺已规划,间距相比 3nm 缩小 23%

发布时间:2019-11-4 阅读量:801 来源: 发布人: CiCi

11 月 4 日讯,晶圆代工龙头台积电 2 日庆祝创立 33 周年,并举行员工运动会,台积电创办人张忠谋也在退休后携夫人张淑芬首次回来参加。


庆典上,董事长、联席 CEO 刘德音谈到了台积电的先进工艺规划,最先进的 2nm 工艺也进入了先导规划中,明年则会量产 5nm 工艺。


2019 年是半导体产业遇逆风的一年,全球半导体产业将衰退 12%。而半导体除记忆体之外,也预估将衰退 3%。不过,台积电确定 2019 年将较 2018 年小幅成长,这样的成长虽然不够多,但也是一个逆势成长。


所以,台积电的表现算是突出。而对于 2020 年的展望,台积电也已经做好准备,借由大规模的产能投资布建,预期将会是一个大大成长的年。

 

 

根据台积电的规划,2nm 工艺是一个重要节点,Metal Track ( 金属单元高度 ) 和 3nm 一样维持在 5x,同时 Gate Pitch ( 晶体管栅极间距 ) 缩小到 30nm,Metal Pitch ( 金属间距 ) 缩小到 20nm,相比于 3nm 都小了 23%。


此外,台积电在台中的晶圆 15 厂,目前借由 N7 制程已经进行了 2 年独步全球的快速 Ramp-out 和大量制造,使得在其 N7 的学习取线上,已经产出了超过 100 万片的 12 吋晶圆。而首次使用 EUV 技术的 N7+ 制程也已经于 2019 年 6 月份开始大量生产,并且有良好的良率表现。

 

至于,最新进的 N5 制程即将准备就绪。而且,在过去的一年中,在新竹的晶圆 12 厂及在台南的 18 厂,都有缴出很好的成绩,客户也都十分的满意。2020 年台积电的 N5 将接续 N7 的脚步,缔造又一个世界最先进半导体技术的里程碑。


此外,借助公司成立 33 周年的契机,台积电也宣布了新的福利,凡是 2019 年 5 月 31 日以前到职,职级 60 到 64 的直接人员,职级 20 到 26 的行政及技术人员,以及职级 31 到 33 的工程师与管理师,总计约有 39000 名同仁,台积电将在 12 月发给每人新台币 12000 元(约合 2774 元人民币)的红包,总计将发出 4.68 亿元的红包奖金。

相关资讯
日产与Wayve达成AI驾驶辅助合作!计划2027财年在日本首发

近日,日产汽车和总部位于英国的自动驾驶初创公司Wayve签署协议,合作开发基于人工智能的驾驶辅助系统。

京东重金布局存算一体AI芯片,“40K-100K×20薪”高调招募存算一体AI芯片人才!

京东开启招聘存算一体芯片设计工程师计划,薪酬高达“40K-100K*20薪”

铠侠2026年量产第十代NAND闪存,332层堆叠助力AI数据中心存储升级!

日本芯片制造商铠侠(Kioxia)计划于2026年在其岩手县晶圆厂开始生产新一代NAND闪存芯片。

英特尔、AMD、德州仪器遭指控!被指对芯片流入俄罗斯存在“故意漠视”

一系列诉讼指控芯片制造商英特尔、AMD及德州仪器公司,未能有效阻止其技术被用于俄罗斯制造的武器。

突发!台积电日本晶圆厂已停工,或直接升级至4nm工艺!

台积电日本子公司JASM熊本第二晶圆厂在 10 月下旬启动后近期处于暂停状态,重型设备已撤出工地