导线截面选择要素和连接方法

发布时间:2019-11-6 阅读量:1393 来源: 我爱方案网 作者:

导线截面的优良选择影响电气线路安全运行的重要因素。当负荷电流通过导线时,由于导线具有电阻,导线发热,温度升高。当裸导线的发热温度过高时,导线接头处的氧化加剧,接触电阻增大;如果发热温度进一步升高,可能发生断线事故。当绝缘导线(包括电缆)的温度过高时,绝缘老化和损坏,甚至引起火灾。


导线截面选择要素和连接方法.png


因此,选择导线截面,首先应满足发热条件这一要求,即导线通过的电流,不得超过其允许的最大安全电流。其次,为保证导线具有必要的机械强度,要求导线的截面不得太小,因为导线截面越小,其机械强度越低,所以,规程对不同等级的线路和不同材料的导线,分别规定了最小允许截面。此外,选择导线截面,还应考虑线路上的电压降和电能损耗。根据实践经验,低压动力线路的负荷电流较大,一般先按发热条件来选择导线截面,然后验算其机械强度和电压降。低压照明线路对电压的要求较高,所以先按允许电压降来选择导线截面,然后验算其发热条件和机械强度。 在三相四线供电系统中,零线的允许截流量不应小于线路中的最大单相负荷电流和三相最大不平衡电流,并且还应满足接零保护的要求。在单相线路中,由于零线和相线都通过相同的电流,因此零线截面应与相线截面相同。

 

单股铜芯导线的直线连接 先将两线头剖削出一定长度的线芯,清除线芯表面氧化层,将两线芯作X形交叉,并相互绞绕2~3圈,再扳直线头。将扳直的两线头向两边各紧密绕6圈,切除余下线头并钳平线头末端。 单股铜芯导线的T 形分支连接。将剖削好的线芯与干线线芯十字相交,支路线芯根部留出约3~5mm,然后顺时针方向在干线线芯上密绕6~8圈,用钢丝钳切除余下线芯,钳平线芯末端。

 

7股铜芯导线的直线连接。首先将两线线端剖削出约150mm并将靠近绝缘层约1/3段线芯绞紧,散开拉直线芯。清洁线芯表面氧化层,然后再将线芯整理成伞状,把两伞状线芯隔根对叉。理平线芯,把7根线芯分成2、2、3三组,把第一组2根线芯扳紧,顺时针方向紧密缠绕2圈后扳平余下线芯,再把第二组的2根线芯扳垂直。用第二组线芯压住第一组余下的线芯紧密缠绕2圈扳平余下线芯,用第三组的3根线芯压住余压的线芯,,紧密缠绕3圈,切除余下的线芯,钳平线端,用同样的方法完成另一边的缠绕,完成7股导线的直线连接。

 

7股铜芯导线的T形分支连接。剖削干线和支线的绝缘层,绞紧支线靠近绝缘层1/8处的线芯,散开支线线芯,拉直并清洁表面,所示。把支线线芯分成4根和3根两组排齐,将4根组插入干线线芯中间,所示。把留在外面的3根组线芯,在干线线芯上顺时针方向紧密缠绕4~5圈,切除余下线芯钳平线端。再用4根组线芯在干线线芯的另一侧顺时针方向紧密缠绕3~4圈,切除余下线芯,钳平线端,所示完成T形分支连接。


导线截面选择要素和连接方法1.png


19股铜芯导线的连接。其方法与7股导线相似。因其线芯股数较多,在直线连接时,可钳去线芯中间几根。 导线连接好以后,为增加其机械强度,改善导电性能,还应进行锡焊处理。铜芯导线连接处锡焊处理的方法是:先将焊锡放在化锡锅内高温熔化,将表面处理干净的导线接头置于锡锅上,用勺盛上熔化的锡从接头上面浇下。刚开始时,由于接头处温度低,接头不易沾锡,继续浇锡使接头温度升高、沾锡、直到接头处全部焊牢为止。最后清除表面焊渣,使接头表面光滑。

220x90
相关资讯
晶振启动时间影响因素解析与优化方向

​晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。

解析RTC实时时钟芯片的工作原理

RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。

无源晶振与有源晶振在MCU应用中的关联逻辑与选型指南

时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。

VC-OCXO压控恒温晶振管脚功能定义解析

恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。

晶振倍频干扰解决方案:从PCB布局优化到源头抑制与电路整改

晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。