电子工程师必备掌握上拉、下拉电阻的选择

第一次听说到下拉电阻、上拉电阻这两个名词时，我在想：“电阻还分上拉和下拉？”之后接触多了才知道，原来上拉和下拉只是区别了电阻的用法而已。但是电阻的本质作用还是用于阻碍电流的。 在实际的电路设计中，常常会出现元器件的输出电压幅度不足的情况。比方说，后级的系统需要一个0V-5V的高、低电平，而前级只能够输出一个0V-3V的电平。

这时候的解决方法就会用到上拉电阻，以强制地将前级的输出电压拉。值得注意的是，这种强制拉高方式通常不能够完全地将3V电压拉至5V，而只能够将电压拉至3V-5V之间。

另外，当遇到输出的低电平不够低的时候，同样可以利用下拉电阻将低电平拉低。而拉低的结果同样也是不能够完全拉至0V。至于最终能够拉至多少电压，这与电阻的阻值选择有关。可问题是，电阻的取值标准是什么呢？很多人习惯拿10K，也有人拿100K的，也有人拿1K的，当然还有人那100R的等等。其实上拉和下拉电阻的取值涉及到元器件的驱动电流问题。现在根据昨天推文中“反相器的输出低电平不够低”作为例子，解释下拉电阻的取值方法。根据昨天推文中原理，知道反相器在不正常输出时，其可能会出现1V-5V的高低电平输出（低电平输出不够低）。可是往往想得到一个0V-5V的高低电平。这时候，如果使用一个10K的电阻为其输出端口做下拉，结果会怎样？

上图是反相器的内部原理图，从昨天的推文中可以了解到，其导致“低电平输出不够低的原因是由于反相器输入端的高电平低于电源电压，从而导致上P管没有完全关断，下管没有完全开启。”这时候可以简单地理解为，此时的反相器输出端口的mos管就像是两个电阻，由于P管表现的电阻比N管表现的电阻大得多，最终其输出口的输出电压即为1V。

而此时，当在外围加上一个下拉电阻时，根据电阻并联的原理可以知道，下部分的电阻会下降，所以，这时候输出口的电压理所当然会下降。同时，当的下拉电阻越小时，其下降的幅度越明显。

此时加的电阻是10K，这时候该电阻的取值是大还是小了呢？这个问题其实没有计算的必要，可以在现实中进行测量。而最终的测量结果就是：加了10K的下拉电阻之后，其低电平的下降效果明显。这意味着下拉电阻取值过大了。这时候只要将下拉电阻的阻值改小即可。这时候往往有许多人会直接将电阻改成100R或者更小。这时候，低电平的电压确实会降得很低，可是这时候也会存在另一个问题，即高电平也跟着低下来了（这其实与芯片的输出电流有关，下图即是反相器的输出、输入电流）。大家可以自己根据“类比电阻法”（如图）进行推断这个原因。

所以说，下拉电阻的取值其实还是很有讲究的。但是在实际中并不需要刻意对该电阻进行阻值计算。当需要做下拉或上拉时，可以先通过了解元件的驱动能力，然后再大概估算电阻的阻值，焊上去测试一下，看看效果，不合适再换一个即可。但是电阻的阻值取值概念还是必须要有的，不然会后期在调试的时候，会走很多的弯路。