晶振布线要点和交流等效电路

晶振在板子上看上去一个不起眼的小器件，但是在数字电路里，就像是整个电路的心脏。数字电路的所有工作都离不开时钟，晶振的好坏，晶振电路设计的好坏，会影响到整个系统的稳定性。所以说晶振是智能硬件的“心脏”。

每个单片机系统里都有晶振（晶体震荡器），在单片机系统里晶振的作用非常大，他结合单片机内部的电路，产生单片机所必须的时钟频率，单片机的一切指令的执行都是建立在这个基础上的，晶振的提供的时钟频率越高，那单片机的运行速度也就越快。复杂的电子产品，晶振是必须的，而RC或LC振荡无法企及，原因就是信号的稳定性不够，而晶振的三种切型：AT切，SC切和X切，把石英按照一定的角度切成薄片，而根据其厚度就可以给出一定的频率信号，根据需要可以任意设计频率值。

晶振下布线时需要注意，不要过大电流的线，也不要走频率比较高的信号线，也不要走易受干扰或易干扰其他的信号线。第三层可以走线，第二层尽量不要走线。保证晶振有一个与芯片最短距离的地相连。

晶振布线易犯的错误预防。例如板子上面RF信号解码的时候出错了，始终无法正确响应RF信号线。仔细检查发现晶振下方有SPI的走线，而且是在内层布线，由于SPI信号的频率很高，因此耦合到了RF解码芯片上去了，由于时钟线总是出问题，RF数据总是被解码芯片忽略掉。对于这个问题呢，检查晶振的有几条：1）确认晶振和连接的IC被地线包围，单片机或者IC的地需要直接和外部的地相连。2）要确认晶振的地和模块其他地需要区分开，并确认模块其他的地与晶振的工作无关。3）电容和晶振要尽可能靠近IC和单片机，晶振，IC（单片机）和电容必须在板子的同一面。4）确认不能有其他的信号线靠近晶振和晶振附近的。

晶振是晶体振荡器的简称，在电气上它可以等效成一个电容和一个电阻并联再串联一个电容的二端网络。这个网络有两个谐振点，以频率的高低分其中较低的频率是串联谐振，较高的频率是并联谐振。由于晶体自身的特性致使这两个频率的距离相当的接近，在这个极窄的频率范围内，晶振等效为一个电感，所以只要晶振的两端并联上合适的电容它就会组成并联谐振电路。这个并联谐振电路加到一个负反馈电路中就可以构成正弦波振荡电路，由于晶振等效为电感的频率范围很窄，所以即使其他元件的参数变化很大，这个振荡器的频率也不会有很大的变化。

晶振一般采用电容三端式交流等效振荡电路；分析整个振荡槽路可知，利用Cv来改变频率是有限的：决定振荡频率的整个槽路电容C=Cbe，Cce，Cv三个电容串联后和Co并联再和C1串联。可以看出：C1越小，Co越大，Cv变化时对整个槽路电容的作用就越小。因而能“压控”的频率范围也越小。实际上，由于C1很小（1E-15量级），Co不能忽略（1E-12量级，几PF）。所以，Cv变大时，降低槽路频率的作用越来越小，Cv变小时，升高槽路频率的作用却越来越大。这一方面引起压控特性的非线性，压控范围越大，非线性就越厉害；另一方面，分给振荡的反馈电压（Cbe上的电压）却越来越小，最后导致停振。采用泛音次数越高的晶振，其等效电容C1就越小；因此频率的变化范围也就越小。