详解 FPGA 的静态时序分析

发布时间:2019-12-31 阅读量:1219 来源: 我爱方案网 作者:

1.适用范围

适用范围本文档理论适用于 ActelFPGA并且采用 Libero 软件进行静态时序分析(寄存器到寄存器)。


2. 应用背景

静态时序分析简称STA,它是一种穷尽的分析方法,它按照同步电路设计的要求,根据电路网表的拓扑结构,计算并检查电路中每一个 DFF(触发器)的建立和保持时间以及其他基于路径的时延要求是否满足。STA 作为 FPGA 设计的主要验证手段之一,不需要设计者编写测试向量,由软件自动完成分析,验证时间大大缩短,测试覆盖率可达 100%。


静态时序分析的前提就是设计者先提出要求,然后时序分析工具才会根据特定的时序模型进行分析,给出正确是时序报告。


进行静态时序分析,主要目的就是为了提高系统工作主频以及增加系统的稳定性。对很多数字电路设计来说,提高工作频率非常重要,因为高工作频率意味着高处理能力。通过附加约束可以控制逻辑的综合、映射、布局和布线,以减小逻辑和布线延时,从而提高工作频率。


3. 理论分析

3.1 静态时序分析的理论基础知识

在进行正确的时序分析前,我们必须具备基本的静态时序的基本知识点,不然看着编译器给出的时序分析报告犹如天书。如图 3.1 所示,为 libero 软件给出的寄存器到寄存器模型的时序分析报告的截取,接下来我们会弄清楚每个栏目的数据变量的含义,以及计算方法。


详解 FPGA 的静态时序分析


图 3.1 libero 静态时序分析报告


3.1.1 固定参数 launch edge、latch edge、Tsu、Th、Tco 概念

1. launch edge

时序分析起点(launch edge):第一级寄存器数据变化的时钟边沿,也是静态时序分析的起点。


2. latch edge

时序分析终点(latch edge):数据锁存的时钟边沿,也是静态时序分析的终点。


3. Clock Setup Time (Tsu)

建立时间(Tsu):是指在时钟沿到来之前数据从不稳定到稳定所需的时间,如果建立的时间不满足要求那么数据将不能在这个时钟上升沿被稳定的打入触发器。如图 

3.2 所示:

4. Clock Hold TIme (Th)

保持时间(Th):是指数据稳定后保持的时间,如果保持时间不满足要求那么数据同样也不能被稳定的打入触发器。保持时间示意图如图 3.3 所示:


5. Clock-to-Output Delay(tco)

数据输出延时(Tco):这个时间指的是当时钟有效沿变化后,数据从输入端到输出端的最小时间间隔。


3.1.2 Clock skew

时钟偏斜(clock skew):是指一个时钟源到达两个不同寄存器时钟端的时间偏移时钟偏斜计算公式如下:


Tskew = Tclk2 - Tclk1                (公式 3-1)


3.1.3 Data Arrival TIme

数据到达时间(Data Arrival TIme):输入数据在有效时钟沿后到达所需要的时间。主要分为三部分:时钟到达寄存器时间(Tclk1),寄存器输出延时(Tco)和数据传输延时(Tdata),如图 3.5 所示图 3.5 数据到达时间


数据到达时间计算公式如下:

Data Arrival TIme = Launch edge + Tclk1 +Tco + Tdata            (公式 3-2)


3.1.4 Clock Arrival Time

时钟到达时间(Clock Arrival Time):时钟从 latch 边沿到达锁存寄存器时钟输入端所消耗的时间为时钟到达时间,如图 3.6 所示时钟到达时间计算公式如下:

Clock Arrival Time = Lacth edge + Tclk2              (公式 3-3)


3.1.5 Data Required Time(setup/hold)

数据需求时间(Data Required Time):在时钟锁存的建立时间和保持时间之间数据必须稳定,从源时钟起点达到这种稳定状态需要的时间即为数据需求时间。如图 

3.7 所示:


详解 FPGA 的静态时序分析


图 3.7 数据需求时间


(建立)数据需求时间计算公式如下:

Data Required Time = Clock Arrival Time - Tsu            (公式 

3-4)

(保持)数据需求时间计算公式如下:

Data Required Time = Clock Arrival Time + Th           (公式 3-5)


3.1.6 Setup slack

建立时间余量(setup slack):当数据需求时间大于数据到达时间时,就说时间有余量,Slack 是表示设计是否满足时序的一个称谓。


推荐阅读:

PLC故障排除流程图简介

浅析F18PHEV电动机的结构与原理

各种电容分类的详解

热管传热性能简介

再流焊接接合部工艺可靠性设计简介

相关资讯
核心对比!无源晶振与有源晶振在结构和工作原理的本质区别

无源晶振与有源晶振是电子系统中两种根本性的时钟元件,其核心区别在于是否内置振荡电路。晶振结构上的本质差异,直接决定了两者在应用场景、设计复杂度和成本上的不同。

温度稳定性对RTC晶振的计时误差影响与分析

RTC(实时时钟)电路广泛采用音叉型32.768kHz晶振作为时基源,但其频率稳定性对温度变化极为敏感。温度偏离常温基准(通常为25℃)时,频率会产生显著漂移,且偏离越远漂移越大。

从参数到实践!剖析有源晶振的频率稳定度、老化率及正确接线方案

有源晶振作为晶振的核心类别,凭借其内部集成振荡电路的独特设计,无需依赖外部电路即可独立工作,在电子设备中扮演着关键角色。本文将系统解析有源晶振的核心参数、电路设计及引脚接法,重点阐述其频率稳定度、老化率等关键指标,并结合实际电路图与引脚定义,帮助大家全面掌握有源晶振的应用要点,避免因接线错误导致器件失效。

如何对抗晶振老化?深入生产工艺与终端应用的防老化指南

晶振老化是影响其长期频率稳定性的核心因素,主要表现为输出频率随时间的缓慢漂移。无论是晶体谐振器还是晶体振荡器,在生产过程中均需经过针对性的防老化处理,但二者的工艺路径与耗时存在显著差异。

无源晶振YSX321SL应用于高精度HUD平视显示系统YXC3225

在现代汽车行业中,HUD平视显示系统正日益成为驾驶员的得力助手,为驾驶员提供实时导航、车辆信息和警示等功能,使驾驶更加安全和便捷。在HUD平视显示系统中,高精度的晶振是确保系统稳定运行的关键要素。YSX321SL是一款优质的3225无源晶振,拥有多项卓越特性,使其成为HUD平视显示系统的首选。