发布时间:2020-01-8 阅读量:1356 来源: 我爱方案网 作者:
金属-氧化物-半导体结构的晶体管简称MOS晶体管,有P型MOS管和N型MOS管之分。MOS管构成的集成电路称为MOS集成电路,而PMOS管和NMOS管共同构成的互补型MOS集成电路即为CMOS集成电路。由p型衬底和两个高浓度n扩散区构成的MOS管叫作n沟道MOS管,该管导通时在两个高浓度n扩散区间形成n型导电沟道。

n沟道增强型MOS管必须在栅极上施加正向偏压,且只有栅源电压大于阈值电压时才有导电沟道产生的n沟道MOS管。n沟道耗尽型MOS管是指在不加栅压(栅源电压为零)时,就有导电沟道产生的n沟道MOS管。
n沟道mos管导通过程。导通时序可分为to~t1、t1~t2、t2~t3、t3~t4四个时间段,这四个时间段有不同的等效电路。1)t0-t1:CGS1开始充电,栅极电压还没有到达VGS(th),导电沟道没有形成,MOSFET仍处于关闭状态。2)[t1-t2]区间,GS间电压到达Vgs(th),DS间导电沟道开始形成,MOSFET开启,DS电流增加到ID,Cgs2迅速充电,Vgs由Vgs(th)指数增长到Va。
3)[t2-t3]区间,MOSFET的DS电压降至与Vgs相同,产生Millier效应,Cgd电容大大增加,栅极电流持续流过,由于Cgd电容急剧增大,抑制了栅极电压对Cgs的充电,从而使得Vgs近乎水平状态,Cgd电容上电压增加,而DS电容上的电压继续减小。4)[t3-t4]区间,至t3时刻,MOSFET的DS电压降至饱和导通时的电压,密勒效应影响变小,Cgd电容变小并和Cgs电容一起由外部驱动电压充电,Cgs电容的电压上升,至t4时刻为止。此时Cgs电容电压已达稳态,DS间电压也达最小,MOSFET完全开启。
p沟道mos管工作原理。正常工作时,P沟道增强型MOS管的衬底必需与源极相连,而漏心极的电压Vds应为负值,以保证两个P区与衬底之间的PN结均为反偏,同时为了在衬底顶表面左近构成导电沟道,栅极对源极的电压Vgs也应为负。Vds≠O的情况导电沟道构成后,DS间加负向电压时,那么在源极与漏极之间将有漏极电流Id流通,而且Id随Vds而增加。Id沿沟道产生的压降使沟道上各点与栅极间的电压不再相等,该电压削弱了栅极中负电荷电场的作用,使沟道从漏极到源极逐渐变窄。当Vds增大到使Vgd=Vgs(TH),沟道在漏极左近呈现预夹断。

Vds=0时,在栅源之间加负电压Vgs,由于绝缘层的存在,故没有电流,但是金属栅极被补充电而聚集负电荷,N型半导体中的多子电子被负电荷排斥向体内运动,表面留下带正电的离子,构成耗尽层,随着G、S间负电压的增加,耗尽层加宽。当Vgs增大到一定值时,衬底中的空穴(少子)被栅极中的负电荷吸收到表面,在耗尽层和绝缘层之间构成一个P型薄层,称反型层。这个反型层就构成漏源之间的导电沟道,这时的Vgs称为开启电压Vgs(th),Vgs到Vgs(th)后再增加,衬底表面感应的空穴越多,反型层加宽,而耗尽层的宽度却不再变化,这样可以用Vgs的大小控制导电沟道的宽度。PMOS的Vgs小于一定的值就会导通,适合用于源极接VCC时的情况(高端驱动)。需要注意的是,Vgs指的是栅极G与源极S的电压,即栅极低于电源一定电压就导通,并非相对于地的电压。但是因为PMOS导通内阻比较大,所以只适用低功率的情况。不过,大功率仍然使用N沟道MOS管。
晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。
RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。
时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。
恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。
晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。