台积电 2nm 工艺研发进展超预期，2023 年风险试产良率或达 90%

9 月 22 日消息，据国外媒体报道，在 5nm 工艺今年一季度投产，为苹果等客户代工最新的处理器之后，芯片代工商台积电下一步的工艺研发重点就将是更先进的 3nm 和 2nm 工艺。

在 7 月 16 日的二季度财报分析师电话会议上，台积电 CEO 魏哲家透露，他们 3nm 工艺的研发正在按计划推进，仍将采用成熟的鳍式场效应晶体管技术（FinFET），计划在明年风险试产，2022 年下半年大规模投产。

与多次提及的 3nm 工艺不同，台积电目前并未公布太多 2nm 工艺的消息，在近几个季度的财报分析师电话会议上均未曾提及。

虽然台积电方面未对外公布 2nm 工艺的消息，但外媒援引产业链人士透露的消息，还是进行过多次报道。

在最新的报道中，外媒援引产业链消息人士的透露报道称，台积电 2nm 工艺的研发进展超出预期，快于他们的计划。

这一消息人士还透露，台积电的 2nm 工艺，不会继续采用成熟的鳍式场效应晶体管技术，而会采用环绕栅极晶体管技术（GAA）。

在此前的报道中，外媒提及的与台积电 2nm 工艺相关的信息，出现过两次，均是在 8 月底。其一是台积电已在谋划 2nm 工艺的芯片生产工厂，将建在总部所在的新竹科学园区，台积电负责营运组织的资深副总经理秦永沛，透露他们已经获得了建厂所需的土地。第二次是在上月底的台积电 2020 年度全球技术论坛上，他们透露正在同一家主要客户紧密合作，加快 2nm 工艺的研发进展，相关的投资也在推进。