I2C上拉电阻和全控桥晶闸管

对于驱动TTL集成电路，上拉电阻的阻值要用1~10K之间的，有时候电阻太大的话是拉不起来的，因此用的阻值较小。但是对于CMOS集成电路，上拉电阻的阻值就可以用的很大，一般不小于20K，通常用100K的，实际上对于CMOS电路，上拉电阻的阻值用1M的也是可以的。

但是要注意上拉电阻的阻值太大的时候，容易产生干扰，尤其是线路板的线条很长的时候，这种干扰更严重，这种情况下上拉电阻不宜过大，一般要小于100K，有时候甚至小于10K。关于I2C的上拉电阻：因为I2C接口的输出端是漏极开路或集电极开路，所以必须在接口外接上拉。上拉电阻的取值和I2C总线的频率有关，工作在standard mode时，其典型值为10K。在FAST mode时，为减少时钟上升时间，满足上升时间的要求，一般为1K。电阻的大小对时序有一定影响，对信号的上升时间和下降时间也有影响。总之一般情况下电压在5V时选4.7K左右,3.3V在3.3K左右.这样可加大驱动能力和加速边沿的翻转。I2C上拉电阻确定有一个计算公式：Rmin={Vdd(min)-o.4V}/3mA；Rmax=(T/0.874) *c, T=1us 100KHz, T=0.3us 400KHz；C是Bus capacitance。

由于电流连续、平稳，晶闸管电流为120°宽，高度为Id的矩形波，图中给出了晶闸管VT1中的电流iT1波形。其中ωt2至ωt3范围内的一段区域是依靠Ld的自感电势eL维持的。晶闸管上电压波形仍然由三段组成，每段占1/3周期，如图4b）中VT1管上电压uT1所示。当VT1导通时不承受电压，uT1＝0；当VT1关断时，由于任何瞬间都有一其他相晶闸管导通而引来他相电压，使VT1承受相应的线电压。直流平均电压Ud为，当α＝0°时，Ud＝Ud0＝1.17U2，为最大；当α＝90°时，Ud＝0，反映在ud波形上是正、负电压区域的面积相等，平均值为零。可见大电感负载下，三相半波电路的移相范围为90°。

三相全控桥的六个晶闸管触发的顺序是1-2-3-4-5-6，晶闸管KP1和KP4接a相，晶闸管KP3和KP6接b相，晶管KP5和KP2接c相。晶闸管KP1、KP3、KP5组成共阴极组，而晶闸管KP2、KP4、KP6组成共阳极组。α变化时各晶闸管的导通规律。把一个周期等分6段。在第1段期间，a相电压最高，而共阴极组的晶闸管KP1被触发导通，b相电位最低，所以供阳极组的晶闸管KP6被触发导通。这时电流由a相经KP1流向负载，再经KP6流入b相。变压器a、b两相工作，共阴极组的a相电流为正，共阳极组的b相电流为负。加在负载上的整流电压为ud=ua-ub=uab。

经过60°后进入第2段时期。这时a相电位仍然最高，晶闸管KPl继续导通，但是c相电位却变成最低，当经过自然换相点时触发c相晶闸管KP2，电流即从b相换到c相，KP6承受反向电压而关断。这时电流由a相流出经KPl、负载、KP2流回电源c相。变压器a、c两相工作。这时a相电流为正，c相电流为负。在负载上的电压为ud=ua-uc=uac。再经过60°，进入第3段时期。这时b相电位最高，共阴极组在经过自然换相点时，触发导通晶闸管KP3，电流即从a相换到b相，c相晶闸管KP2因电位仍然最低而继续导通。此时变压器bc两相工作，在负载上的电压为ud=ub-uc=ubc。