IGBT缓冲电路计算及饱和测试

发布时间:2020-09-25 阅读量:1510 来源: 我爱方案网 作者: 我爱方案网

缓冲电路由一个无感电容并在IGBT模块的Cl和E2之间。这种缓冲电路适用于小功率等级,对抑制瞬变电压非常有效且成本较低。随着功率级别的增大,这种缓冲电路可能会与直流母线寄生电感产生振荡。缓冲电路图lb可以避免这种情况,该缓冲电路中的快恢复二极管可箝位瞬变电压,从而抑制谐振的发生。


IGBT缓冲电路计算及饱和测试.png


这种缓冲电路的RC时间常数τ应设为电路开关周期的1/3左右,即:τ≈T/3=1/(3?)。但是,在功率等级进一步增大的情况下,图lb型缓冲电路的回路寄生电感则变得很大,以至于不能有效地控制瞬变电压。这种大电流电路可采用缓冲电路图lc,该型缓冲电路既可有效地抑锏振荡而且还具有回路寄生电感较小的优点,缺点是成本较高。在超大功率电路中,为了减小缓冲电路中二极管的应力,可以采取图la,c型缓冲电路同时使用的方法。

 

起始电压的尖峰(△V1)是由缓冲电路的寄生电感和缓冲二极管的正向恢复联合引起的。如果缓冲二极管采用与IGBT 匹配的快恢复二极管,则该电压尖峰主要取决于缓冲电感Ls,在此情况下,可估算出△V1为 △V1=Ls•di/dt ;式中 Ls——缓冲电路的等效寄生电感,  di/dt——关断瞬间或二极管恢复瞬间的di/dt。

 

在典型的IGBT功率电路中,最严重情况下的di/dt接近0.02Ic/ns。如果△V1的限制已确定,则可用di/dt值来估算缓冲电路允许的最大电流为400A,△V1限定为100V,则最差情况下的di/dt约为di/dt=0.02&TImes;400=8A/ns  用公式解得:Ls=△V1/di/dt=100÷8=12.5nH。通过上面计算我们可以得知大功率IGBT电路必须有极低电感量的缓冲电路,否则将不能很好的抑制瞬变电压。

 

一个额定容量为250kVA的电路,三相交流输出线电压为380V,交流输出相电流为380A,三相变流器在380V交流电压下PWM整流器工作模式,直流环节电压设计为700V,电路的每相半桥电路由3个并联的IGBT半桥电路组成,每个IGBT半桥电路的中间引出端通过均流电感并联在一起,以提高每个IGBT半桥单元的动态均流效果。IGBT模块的正负端通过复合母排连接到直流支撑电容的两极上。选用复合母排不但有助于减小IGBT开关过程产生的过电压,而且还可以降低电磁干扰,提高电路的电磁兼容(EMC)性能。

 

由于IGBT的特性,如果饱和压降差别过大,会出现正反馈现象。这里需要将IGBT的不一致参数尽量压缩小,上图的参数中,测试精度要求为mV级别,最好选择参数一致达到100mV内的管子。测试过程中,需要注意的事情:第一:测试环境温度保持恒定。第二:测试使用脉冲电流,减小IGBT自身热量,减小IGBT自身的温度提高。第三:测试使用自动模式测试,使用测试点频率一致的测试调节。


IGBT缓冲电路计算及饱和测试1.png


IGBT内建二极管饱和压降测试。在使用同样的方法,测试内建二极管饱和压降,他的压降不同会导致静态电流时,出现温度升高不一致的情况。首先将IGBT的控制端G和E短路,保证IGBT断开,测试方式在使用测试IGBT饱和压降的方法测试内建二极管的饱和压降。赛选的阈值设定依旧需要控制在100mV。

220x90
相关资讯
晶振启动时间影响因素解析与优化方向

​晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。

解析RTC实时时钟芯片的工作原理

RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。

无源晶振与有源晶振在MCU应用中的关联逻辑与选型指南

时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。

VC-OCXO压控恒温晶振管脚功能定义解析

恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。

晶振倍频干扰解决方案:从PCB布局优化到源头抑制与电路整改

晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。