IGBT减少缓冲电容值和栅极电阻

发布时间:2020-09-25 阅读量:1712 来源: 我爱方案网 作者: 我爱方案网

在设计缓冲电路时,应考虑到缓冲二极管内部和缓冲电容引线的寄生电感。利用小二级管和小电容并联比用单只二极管和单只电容的等效寄生电感小,并尽量采用低感或无感电容。另外,缓冲电路的设计应尽可能近地联接在lGBT模块上。以上措施有助于减小缓冲电路的寄生电感。


IGBT减少缓冲电容值和栅极电阻.png


关断初始浪涌电压之后,随着缓冲电容的充电,瞬态电压再次上升,第二次上升峰值电压△V2是缓冲电容和直流母线寄生电感的函数。可以用能量守恒定律来确定△V2。式中 Lp——母线寄生电感;i——工作电流;C——缓冲电容值;△V2——缓冲电压峰值;如果已确定△V2的限定值,则对给定的功率电路可用式(2)确定缓冲电容的数值。

 

实际的功率电路设计中可采用以下措施来减小所需电容值:①采用平板式汇流母线,正负极重叠在一起,中间用隔缘板隔开,以获得最小母线寄生电感;②因为C值与关断电流的平方成正比,所以采取必要的限流技术采限制功率电路的最大电流;③因为C值反比于△V2的平方,所以若允许△V2与IGBT的VCES之间有一定的裕度则可使缓冲电容值明显减小。例如主母线电感为表中设定的目标值,并设定di/dt=0.02Ic/ns,过冲电压△V1=100V。以这组数值为参考可以为缓冲电路设计提供方便。

 

缓冲电路设计的好坏,直接关系到逆变器等功率电路能否正常,安全地工作。实验表明,一个设计合理的缓冲电路不仅可以有效地降低开关应力,抑制高频振荡,而且可以痒低开关损耗,提高工作频率。实际应用中,最好将缓冲电路设计在一块印刷电路板上,整体安装在IGBT模块上的汇流母线上,以达到最佳效果。

 

栅极电阻功率的确定。栅极电阻的功率由IGBT栅极驱动的功率决定,一般来说栅极电阻的总功率应至少是栅极驱动功率的2倍。IGBT栅极驱动功率 P=FUQ,其中:F 为工作频率;U 为驱动输出电压的峰峰值;Q 为栅极电荷,可参考IGBT模块参数手册。例如,常见IGBT驱动器输出正电压15V,负电压-9V,则U=24V,假设 F=10KHz,Q=2.8uC;可计算出 P=0.67w ,栅极电阻应选取2W电阻,或2个1W电阻并联。

 

设置栅极电阻的其他注意事项。尽量减小栅极回路的电感阻抗,具体的措施有:a)驱动器靠近IGBT减小引线长度;b)驱动的栅射极引线绞合,并且不要用过粗的线;c)线路板上的 2 根驱动线的距离尽量靠近;d)栅极电阻使用无感电阻;e)如果是有感电阻,可以用几个并联以减小电感。IGBT 开通和关断选取不同的栅极电阻。通常为达到更好的驱动效果,IGBT开通和关断可以采取不同的驱动速度,分别选取 Rgon和Rgoff(也称 Rg+ 和 Rg- )往往是很必要的。


IGBT减少缓冲电容值和栅极电阻1.png


IGBT驱动器有些是开通和关断分别输出控制,只要分别接上Rgon和Rgoff就可以了。有些驱动器只有一个输出端,这就要在原来的Rg 上再并联一个电阻和二极管的串联网络,用以调节2个方向的驱动速度。在IGBT的栅射极间接上Rge=10-100K 电阻,防止在未接驱动引线的情况下,偶然加主电高压,通过电容烧毁IGBT。所以用户最好再在IGBT的栅射极或MOSFET栅源间加装Rge。

220x90
相关资讯
晶振启动时间影响因素解析与优化方向

​晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。

解析RTC实时时钟芯片的工作原理

RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。

无源晶振与有源晶振在MCU应用中的关联逻辑与选型指南

时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。

VC-OCXO压控恒温晶振管脚功能定义解析

恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。

晶振倍频干扰解决方案:从PCB布局优化到源头抑制与电路整改

晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。