MOS管的PN结工作原理及使用

发布时间:2020-09-30 阅读量:5077 来源: 我爱方案网 作者: 我爱方案网

p沟道正常工作时,P沟道增强型MOS管的衬底必需与源极相连,而漏心极的电压Vds应为负值,以保证两个P区与衬底之间的PN结均为反偏,同时为了在衬底顶表面左近构成导电沟道,栅极对源极的电压Vgs也应为负。


MOS管的PN结工作原理及使用.png



Vds≠O的情况导电沟道构成后,DS间加负向电压时,那么在源极与漏极之间将有漏极电流Id流通,而且Id随Vds而增加。当Vds增大到使Vgd=Vgs(TH),沟道在漏极左近呈现预夹断。Vds=0时,在栅源之间加负电压Vgs,由于绝缘层的存在,故没有电流,但是金属栅极被补充电而聚集负电荷,N型半导体中的多子电子被负电荷排斥向体内运动,表面留下带正电的离子,构成耗尽层,随着G、S间负电压的增加,耗尽层加宽。

 

当Vgs增大到一定值时,衬底中的空穴(少子)被栅极中的负电荷吸收到表面,在耗尽层和绝缘层之间构成一个P型薄层,称反型层。构成漏源之间的导电沟道,这时的Vgs称为开启电压Vgs(th),Vgs到Vgs(th)后再增加,衬底表面感应的空穴越多,反型层加宽,而耗尽层的宽度却不再变化,这样可以用Vgs的大小控制导电沟道的宽度。PMOS的Vgs小于一定的值就会导通,适合用于源极接VCC时的情况(高端驱动)。

 

n沟道mos管导通时序可分为to~t1、t1~t2、t2~t3、t3~t4四个时间段,这四个时间段有不同的等效电路。1)t0-t1:CGS1开始充电,栅极电压还没有到达VGS(th),导电沟道没有形成,MOSFET仍处于关闭状态。 2)[t1-t2]区间,GS间电压到达Vgs(th),DS间导电沟道开始形成,MOSFET开启,DS电流增加到ID,Cgs2迅速充电,Vgs由Vgs(th)指数增长到Va。 3)[t2-t3]区间,MOSFET的DS电压降至与Vgs相同,产生Millier效应,Cgd电容大大增加,栅极电流持续流过,由于Cgd电容急剧增大,抑制了栅极电压对Cgs的充电,从而使得Vgs近乎水平状态,Cgd电容上电压增加,而DS电容上的电压继续减小。 4)[t3-t4]区间,至t3时刻,MOSFET的DS电压降至饱和导通时的电压,Millier效应影响变小,Cgd电容变小并和Cgs电容一起由外部驱动电压充电,Cgs电容的电压上升,至t4时刻为止。此时Cgs电容电压已达稳态,DS间电压也达最小,MOSFET完全开启。

 

靠在G极上加一个触发电压,使N极与D极导通。对N沟道G极电压为+极性。对P沟道的G极电压为-极性。场效应管的导通与截止由栅源电压来控制,对于增强型场效应管来说,N沟道的管子加正向电压即导通,P沟道的管子则加反向电压。一般2V~4V就可以了。P沟道mos管作为开关,栅源的阀值为-0.4V,当栅源的电压差为-0.4V就会使DS导通,如果S为2.8V,G为1.8V,那么GS=-1V,mos管导通,D为2.8V。


MOS管的PN结工作原理及使用1.png



如果S为2.8V,G为2.8V,VGSw,那么mos管不导通,D为0V,所以,如果2.8V连接到S,要mos管导通为系统供电,系统连接到D,利用G控制。和G相连的GPIO高电平要2.8-0.4=2.4V以上,才能使mos管关断,低电平使mos管导通。如果控制G的GPIO的电压区域为1.8V,那么GPIO高电平的时候为1.8V,GS为1.8-2.8=-1V,mos管导通,不能够关断。GPIO为低电平的时候,假如0.1V,那么GS为0.1-2.8=-2.7V,mos管导通。这种情况下GPIO就不能够控制mos管的导通和关闭。

220x90
相关资讯
晶振启动时间影响因素解析与优化方向

​晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。

解析RTC实时时钟芯片的工作原理

RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。

无源晶振与有源晶振在MCU应用中的关联逻辑与选型指南

时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。

VC-OCXO压控恒温晶振管脚功能定义解析

恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。

晶振倍频干扰解决方案:从PCB布局优化到源头抑制与电路整改

晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。