发布时间:2020-10-14 阅读量:1334 来源: 我爱方案网 作者: 我爱方案网
PCB板的电气性能是决定主板稳定性的关键因素之一,辨别PCB板电气性能的关键就是查看其层数,一般分为6层或4层。多层PCB板大大增加了可布线的面积,有助于降低布线密度从而提高稳定性。一般而言使用4层PCB板的主板产品就可基本满足需要,而6层PCB板的成本大约是4层PCB板的1.3倍。

事实上也没有必要追捧6层PCB板的主板,因为大多数4层PCB主板都能很稳定地工作。我们应该更在意PCB板的边脚是否平整,有无异常切割,谨防那些通过回收材料制作的劣质产品。一般而言,劣质主板在PCB板上会出现种种瑕疵,其中以露铜现象最为明显。由于生产设备不良,PCB上的导线出现断裂现象,此时加工厂会以电解质溶液进行“补油”。毫无疑问,过多“补油”的主板势必会在走线上有痕迹,我们通过强光可看出不同的颜色。此外,各种电子元件的焊接工艺也值得关注。劣质主板往往焊接工艺较差,焊点不均匀,甚至留有毛刺。尽管焊接工艺对稳定性基本上不会有过多影响,但终究留下了隐患。
除了PCB板,布线设计也是一个关键因素,对于整体稳定性有着较大的影响。按照常规设计理念,北桥芯片到CPU、内存、AGP槽的距离应该是相等的,这也就是所谓的“时钟线等长”。如果出现细微的差异,理论上会折损性能并且导致工作不稳定。主板上的布线要视不同的线路特性进行不同的设计处理方式。主板上采用的“蛇行布线”就很有讲究,原因有两个:一个是为了保证布线线路的等长,因为像CPU到北桥芯片的时钟线,它不同于普通电器上的线路,在这些线路上以200MHz左右的频率高速运行的信号对线路的长度十分的敏感,不等长的时钟布线路会引起信号的不同步进而造成系统不稳。这样某些线路需要以弯曲的方式走线以调节长度;另一个使用蛇行布线的常见原因是为了尽可能减少电磁辐射(EMI)对主板其余部件和人体的影响,因为高速而单调的数字信号会大大地干扰主板上模拟器件的工作。
接插件就其本质而言,是由2部分构成,即插件,和接件, 一般状态下是可以完全分离的, 开关和插接件的相同处在于通过其接触对的接触状态的改变,实现其所连电路的转换目的的,而其本质区别在于插接件只有插入拔除两种状态,开关可以在其本体上实现电路的转换,而插接件不能够实现在本体上的转换,插接件的接触对存在固定的对应关系。接插件的技术指标一部分与开关类似, 如接触电阻绝缘电阻,耐压,力矩以及寿命等。 接插件的寿命一般远低于开关, 但其接触可靠性则应远高于开关。

插接件的故障模式。常见的插头故障形式有插头脏污、针脚脱落、插头松脱等。插头脏污,插头脏污或腐蚀,容易造成插头各针脚间短路。针脚脱落,插头外壳上的针脚卡子损坏容易造成插头针脚脱落,针脚脱落后插头接触就会不良。插头松脱,插头外壳上的固定卡子如果损坏,就容易造成插头松脱,这样会影响电气元件的工作。
晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。
RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。
时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。
恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。
晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。