PCB多层设计前提和整平后塞孔

发布时间:2020-10-16 阅读量:1668 来源: 我爱方案网 作者: 我爱方案网

多层板的设计和普通的PCB相比,除了添加了必要的信号走线层之外,最重要的就是安排了独立的电源和地层(铺铜层)。一般情况下均按以下原则进行叠层设计:满足信号的特征阻抗要求;满足信号回路最小化原则;满足最小化PCB内的信号干扰要求;满足对称原则。具体而言在设计多层板时需要注意以下几个方面:

 

image.png


一个信号层应该和一个敷铜层相邻,信号层和敷铜层要间隔放置,最好每个信号层都能和至少一个敷铜层紧邻。信号层应该和临近的敷铜层紧密耦合(即信号层和临近敷铜层之间的介质厚度很小)。电源敷铜和地敷铜应该紧密耦合并处于叠层中部。缩短电源和地层的距离,有利于电源的稳定和减少EMI。尽量避免将信号层夹在电源层与地层之间。电源平面与地平面的紧密相邻好比形成一个平板电容,当两平面靠的越近,则该电容值就越大。该电容的主要作用是为高频噪声(诸如开关噪声等)提供一个低阻抗回流路径,从而使接收器件的电源输入拥有更小的纹波,增强接收器件本身的性能。

 

在高速的情况下,可以加入多余的地层来隔离信号层,多个地敷铜层可以有效地减小PCB的阻抗,减小共模EMI。但建议尽量不要多加电源层来隔离,这样可能造成不必要的噪声干扰。系统中的高速信号应该在内层且在两个敷铜之间,这样两个敷铜可以为这些高速信号提供屏蔽作用,并将这些信号的辐射限制在两个敷铜区域。优先考虑高速信号、时钟信号的传输线模型,为这些信号设计一个完整的参考平面,尽量避免跨平面分割区,以控制特性阻抗和保证信号回流路径的完整。

 

两信号层相邻的情况。对于具有高速信号的板卡,理想的叠层是为每一个高速信号层都设计一个完整的参考平面,但在实际中我们总是需要在PCB层数和PCB成本上做一个权衡。在这种情况下不能避免有两个信号层相邻的现象。目前的做法是让两信号层间距加大和使两层的走线尽量垂直,以避免层与层之间的信号串扰。铺铜层最好要成对设置,比如六层板的2、5层或者3、4层要一起铺铜,这是考虑到工艺上平衡结构的要求,因为不平衡的铺铜层可能会导致PCB的翘曲变形。次表面(即紧靠表层的层)设计成地层,有利于减小EMI。根据PCB器件密度和引脚密度估算出所需信号层数,确定总层数。

 

image.png


热风整平的工作原理是利用热风将印制电路板表面及孔内多余焊料去掉,剩余焊料均匀覆在焊盘及无阻焊料线条及表面封装点上,是印制电路板表面处理的方式之一。热风整平后塞孔工艺此工艺流程为:板面阻焊→HAL→塞孔→固化。采用非塞孔流程进行生产,热风整平后用铝片网版或者挡墨网来完成客户要求所有要塞的导通孔塞孔。塞孔油墨可用感光油墨或者热固性油墨,在保证湿膜颜色一致的情况下,塞孔油墨最好采用与板面相同油墨。此工艺流程能保证热风整平后导通孔不掉油,但是易造成塞孔油墨污染板面、不平整。客户在贴装时易造成虚焊(尤其BGA内)。


220x90
相关资讯
晶振启动时间影响因素解析与优化方向

​晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。

解析RTC实时时钟芯片的工作原理

RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。

无源晶振与有源晶振在MCU应用中的关联逻辑与选型指南

时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。

VC-OCXO压控恒温晶振管脚功能定义解析

恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。

晶振倍频干扰解决方案:从PCB布局优化到源头抑制与电路整改

晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。