RS485热插拔故障预防和电阻匹配

发布时间:2020-10-23 阅读量:2399 来源: 我爱方案网 作者: 我爱方案网

热插拔电路可消除电路初始化过程中或连接到带电背板时数据电缆的错误跳变;短路限流和热关断保护电路可以使驱动器不受大功率损耗的损害。将电路板插入到带电背板时,可能会在DE、DE/RE、RE以及接收器输入A、B线上引起较大的电压瞬变,从而造成数据通信故障。


image.png

 

例如,电路板插入时,处理器执行上电序列。在此期间,输出驱动器的高阻态不能将收发器的使能输入驱动至预定逻辑电平。同时,高阻输出高达10μA的漏电流,或者VC C或G N D的容性耦合噪声,可能造成输入漂移到不正确的逻辑状态。为防止发生此类问题,在DE、DE/RE和RE端增加了热插拔保护电路,防止在热插拔条件下错误地激活驱动器。VCC升高时,热关断(或RE上拉)电路使DE保持至少10μs的低电平状态,直到DE电流超过200μA。完成初始上电过程后,下拉电路不起作用,并复位热插拔输入。

 

内部热插拔电路的工作原理是什么?驱动器使能输入(DE)由两个nMOS器件M1和M2构成。当VCC由零开始上升时,内部15μs定时打开M2,触发SR锁存器,而锁存器又同时打开M1。晶体管M2 (2mA流入电流源)和M1 (100μA流入电流源)通过5.6kΩ电阻将DE拉至GND。M2将DE拉至禁止状态,防止最高100pF的外部寄生电容将DE驱动为高电平。15μs后,定时器断开M2,M1保持导通,使DE保持低电平,防止三态漏电流将DE驱动到高电平。M1保持导通,直到外部电流源达到所要求的输入驱动电流。此时,复位SR锁存器,M1关断。M1关闭时,DE恢复为标准高阻CMOS输入。一旦VCC下降至1V以下,即复位输入。对于RE,互补电路利用两个pMOS器件将RE拉高至VCC。

 

在组建RS485通信网络过程中需要注意,在负载设备少传输距离短的情况下不加终端电阻,系统正常运行是没有问问题(传输距离300米以内可以不加终端电阻),但是随着设备的增加,传输距离增长情况,性能会大打折扣。那么如何匹配电阻。通常情况下,都会采用终端电阻方法,也就是RS485总线电缆的开始和末端都并接终端电阻,一般用120Ω就可以了。相当于电缆特性阻抗的电阻,因为大多数双绞线电缆特性阻抗大约在100-120Ω。这种匹配方法是最简单有效,但有一个缺点,匹配电阻需要消耗较大功率,对于功率限制比较严格的系统不合适。

 

针对功率消耗比较严格的系统,我们还有一种方法可以匹配:RC匹配,利用一只电容C隔断直流成分可以大节省大部分功率,但电容C的取值是个难点,需要在功耗和匹配质量间进行折衷。 终端电阻其目的就是消耗通信电缆中的信号反射,其原因有两个:阻抗不连续喝阻抗不匹配。阻抗不连续,信号在传输线末端突然遇到阻抗很小甚至没有,信号在这个地方就会引起反射。这种信号反射的原理好,与光从一种媒质进入另一种媒质要引起反射是相似的。


image.png

 

消除这种反射的方法,就必须在电缆末端接一个与电缆特性阻抗的同样大小的终端电阻,使用电缆的阻抗连续。由于信号在电缆中传输是双向的,因此通信电缆开始端接上一个同样大小的终端电阻。阻抗不匹配是由于数据收发器与传输电缆之间的阻抗不匹配。主要表现在通讯线路处在空闲是,整个网络数据混乱。要减弱反射信号对通讯线路的影响,通常采用噪声抑制和加偏置电阻的方法。


220x90
相关资讯
晶振启动时间影响因素解析与优化方向

​晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。

解析RTC实时时钟芯片的工作原理

RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。

无源晶振与有源晶振在MCU应用中的关联逻辑与选型指南

时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。

VC-OCXO压控恒温晶振管脚功能定义解析

恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。

晶振倍频干扰解决方案:从PCB布局优化到源头抑制与电路整改

晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。