集成封装方式及贴片元件特点

DIP封装也叫双列直插式封装技术，指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路均采用这种封装形式，其引脚数一般不超过100。DIP封装的IC芯片有两排引脚，需要插入到具有DIP结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。

DIP封装的芯片在从芯片插座上插拔时应特别小心，以免损坏管脚。DIP封装结构形式有：多层陶瓷双列直插式DIP，单层陶瓷双列直插式DIP，引线框架式DIP(含玻璃陶瓷封接式，塑料包封结构式，陶瓷低熔玻璃封装式)等。DIP封装具有以下特点：适合在PCB(印刷电路板)上穿孔焊接，操作方便。芯片面积与封装面积之间的比值较大，故体积也较大

BGA技术即球栅阵列封装技术。该技术的出现便成为CPU、主板南、北桥芯片等高密度、高性能、多引脚封装的最佳选择。但BGA封装占用基板的面积比较大。虽然该技术的I/O引脚数增多，但引脚之间的距离远大于QFP，从而提高了组装成品率。而且该技术采用了可控塌陷芯片法焊接，从而可以改善它的电热性能。另外该技术的组装可用共面焊接，从而能大大提高封装的可靠性;并且由该技术实现的封装IC信号传输延迟小，适应频率可以提高很大。BGA封装具有以下特点： I/O引脚数虽然增多，但引脚之间的距离远大于QFP封装方式，提高了成品率；虽然BGA的功耗增加，但由于采用的是可控塌陷芯片法焊接，从而可以改善电热性能；信号传输延迟小，适应频率大大提高；组装可用共面焊接，可靠性大大提高。

贴片元件有组装密度高、电子产品体积小、重量轻，贴片元件的体积和重量只有传统插装元件的1/10左右，一般采用SMT之后，电子产品体积缩小40%~60%，重量减轻60%~80%。可靠性高、抗振能力强。焊点缺陷率低。高频特性好。减少了电磁和射频干扰。易于实现自动化，提高生产效率。降低成本达30%~50%。 节省材料、能源、设备、人力、时间等。

但贴片要比插入式的牢固性差点。贴片元器件，体积小，占用PCB版面少，元器件之间布线距离短，高频性能好，缩小设备体积，尤其便于便携式手持设备。然而贴片元器件有它的缺点，因为是贴片，所以对生产设备要求比较高，同时对器件的质量要求也比较高。比如，贴片器件机器生产，一般要求元器件出厂在一年之内，否则器件因为保存时间太长，导致焊盘氧化，焊接不良，尤其是越小的封装，品质要求越高。

此外电容电感等器件，因为没有标记，很容易混淆，建议保存在样品条中，不建议放入小盒子等，一来避免混淆，二来提高保存时间。对于一些小信号类器件，如电阻类，瓷片电容类，控制芯片类等等；采用贴片会优于插件，因为生产工艺比较容易控制，制程不良率低，而且某些材料价格优于插件。但相对于插件抗震能力差一些。但整体贴片会比插件好；然后对于功率型器件，如MOSFET，电解电容，功率电阻插件会好与贴片。因为功率器件发热比较严重，插件的散热优于贴片。

按原生产工序进行镀金操作时，由于要考虑电镀时镀件对插的影响，为了保证镀金后孔内厚度按要求达到0.1μm，大部分镀件的金层超厚，造成生产成本浪费；而改进生产工序后，镀层平均厚度明显下降。由此可见，当镀件的基体形状影响到镀层分布时，在不能及时改变镀件设计尺寸的情况下，如果采取合适的工艺流程也可以改善镀金层在零件表面的分布，同时达到节约生产成本的目的。

推荐阅读：

元器件集成电镀的参考条件

MOS管的电路应用及并联要点

判断放大效应及场效应管特点

场效应管的几种特性判断方法

场效应管和普通晶体管的优势