防静电原则及探测电路影响

发布时间:2020-10-29 阅读量:934 来源: 我爱方案网 作者: 我爱方案网

ESD的四大原则包括环境控制、人员控制、包装材料控制、人员训练。基本方法首先接地。接地就是将静电通过一条线的连接放入大地,这是防静电措施中最直接最有效的。导体常用的接地方法有:带防静电手腕及工作表面接地等。


图片1.png


静电屏蔽。静电敏感元件在储存或运输过程中会暴露于有静电的区域中,用静电屏蔽的方法可削弱外界静电对电子元件的影响。最通常的方法是用静电屏蔽袋作为保护。离子中和,绝缘体往往是易产生静电的,对绝缘体静电的消除,用接地方法是无效的,通常采用的方法是离子中和,即在工作环境中使用离子风机,离子气枪。


探测电路结果影响。电容的影响。当被测引脚间连的是一个电容,其应为断路关系,但开关闭合瞬间测量通路对该电容充电,两测量点间就像通路一样,此时从电压比较器读得的测量结果为通路。对于这种由电容引起的假通路现象,可采用以下两种方法解决:适当加大测量电流以缩短充电时间,使充电过程在读取测量结果前结束;在测量软件中加入查验真、假通路的程序段。


电感的影响。若被测引脚之间连有电感,其应为断路关系,但由于电感的静态电阻阻抗非常小,用万用表测量的结果总是通路的。与电容测量的情况相反,在模拟开关闭合的瞬间,由于电感存在感生电动势,这样利用探测电路采集速度快的特点反而可以对电感进行正确地判断。但是这与电容的测量要求是矛盾的。模拟开关抖动的影响。在实际测量中发现模拟开关从开启状态到闭合状态有一个稳定过程,表现为电压VA的波动,使得最初的几次测量结果不一致,为此需要对通路的结果多判断几次,待测量结果一致后再确认。测量结果的确认与记录。为适应不同的被测对象,采用软件程序框图进行测量结果的确认与记录。


为了消除电容元件和模拟开关抖动的影响需要延长测量时间,而要消除电感元件的影响,则要利用感生电动势在很短时间内确定,为此程序中设置了两个计数器:通路次数计数器和断路次数计数器。设置通路次数N是为了消除模拟开关闭合瞬间由于电容充电产生的假通路影响,即当累计读得N次通路结果时,一般对电容的充电已结束,才确认被测量点间为通路。设置断路次数n是为了排除模拟开关抖动所引起的干扰,一般在连续测得n次断路结果时表明模拟开关的抖动已经结束,才能确认为断路。


图片2.png


但因为电感的感生电动势在模拟开关闭合瞬间最大,随后迅速下降,所以如果第一次和第二次测量结果都为断路,则确认为断路。由于几种情况之间互相矛盾,计数器及延时的值是在权衡三种情况的基础上根据实际情况确定的。当然,使用上述程序判断时,若被测引脚之间为一小电阻、小电感或者大电容,则还有可能误判为通路,这种问题很容易通过软件在测量结果中检查出来,若某个两引脚元件的两端在同一网络之中,则可能存在上述判断错误,确认后加以排除。


220x90
相关资讯
晶振启动时间影响因素解析与优化方向

​晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。

解析RTC实时时钟芯片的工作原理

RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。

无源晶振与有源晶振在MCU应用中的关联逻辑与选型指南

时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。

VC-OCXO压控恒温晶振管脚功能定义解析

恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。

晶振倍频干扰解决方案:从PCB布局优化到源头抑制与电路整改

晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。