接触电阻测试办法与过大预防

发布时间:2020-11-9 阅读量:1034 来源: 我爱方案网 作者: 我爱方案网

干电路测试。通常,测试接点电阻的目的是确定接触点氧化或其它表面薄膜积累是否增加了被测器件的电阻。即使在极短的时间内器件两端的电压过高,也会破坏这种氧化层或薄膜,从而破坏测试的有效性。击穿薄膜所需要的电压电平通常在30mV到100mV的范围内。


图片5.png


在测试时流过接点的电流过大也能使接触区域发生细微的物理变化。电流产生的热量能够使接触点及其周围区域变软或熔解。结果,接点面积增大并导致其电阻降低。为了避免这类问题,通常采用干电路的方法来进行接点电阻测试。干电路就是将其电压和电流限制到不能引起接触结点的物理和电学状态发生变化电平的电路。这就意味着其开路电压为20mV或更低,短路电流为100mA或更低。由于所使用的测试电流很低,所以就需要非常灵敏的电压表来测量这种通常在微伏范围的电压降。由于其它的测试方法可能会引起接点发生物理或电学的变化,所以对器件的干电路测量应当在进行其它的电学测试之前进行。


使用微欧姆计或数字多用表,这些仪器能够采用偏置补偿模式自动补偿取样电路中的热电势偏置,并且还具有内置的干电路测量能力。对于大多数的应用来说,微欧姆计或数字多用表足以用来进行接触电阻的测量工作。如果短路电流或者被测电阻值比微欧姆计或数字多用表的技术指标小得很多,则必须使用纳伏表加精密电流源的组合来进行。


使用纳伏表和电流源:强制电流流过接点,而纳伏表则测量接点两端产生的电压降。为了进行干电路测试,设置数字源表的钳位电压为20mV,这样就把电路的开路电压钳位到20mV。为了保证钳位电压只出现在接点两端,而不是出现在测试引线的两端,该数字源表采用四线模式。在使用较大的电流时,这一点特别重要。因为和接点两端的电压降相比,测试引线两端的电压降可能会比较大。为了避免发生瞬变现象,一定要先将电流源关闭,然后再把接点接入测试夹具或将其断开。将一个100Ω的电阻器直接跨接在电流源的输出端,能够进一步降低瞬变现象。可以使用电流反向法将热电势偏置降至最小。


图片6.png


接触电阻过大预防措施。导线与导线、导线与电气设备的连接必须牢固可靠。经常对运行的线路进行巡视检查,发现接头松动或发热现象及时处理。对大截面积的导线之间的连接应焊接或压接。铜、铝导线相接时,要采用铜铝过渡接头。也可在铜铝导线间垫上锡箔或在铜线鼻子上搪锡的方法。为了检查接触头温升情况,也可采用在接触电阻大的部位涂变色漆或者蜡烛,监视接触点的发热情况。定期进行电气安全检测,发现问题,及时维修、更换。


220x90
相关资讯
晶振启动时间影响因素解析与优化方向

​晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。

解析RTC实时时钟芯片的工作原理

RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。

无源晶振与有源晶振在MCU应用中的关联逻辑与选型指南

时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。

VC-OCXO压控恒温晶振管脚功能定义解析

恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。

晶振倍频干扰解决方案:从PCB布局优化到源头抑制与电路整改

晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。