发布时间:2020-11-18 阅读量:957 来源: 我爱方案网 作者: 我爱方案网
一个ADC的内部前端需要在半个周期或采样时钟周期 内建立(0.5/Fs),这样才能提供对内模拟信号捕捉的精确表达。因此对于一个12位ADC(采样速率为2.5 GSPS,满量程输入范围为 1.3 V p-p)来说,全功率带宽(FPBW)可通过下列瞬态公式推导:

求解t:t = ?τ ×?ln(1 LSB/VFS)。代入 τ = 1/(2 ×? π ×?FPBW),一个时间常数,求解FPBW: FPBW = ? (1/(2 ×? π ×?t)) ×?ln(1 LSB/VFS)。现在令t = 0.5/Fs,则样本建立所需的时间如下(样本周期为1/Fs):FPBW = ? (Fs/ π? ×?ln(1 LSB/VFS) = –(2.5G/ π ) ×?ln(317 m V p-p/1.3)) = 6.62 GHz。这样会使ADC内部前端所需的带宽或FPBW最小。这是转换器内部前端建立至1 LSB以内并正确采样模拟信号所需的带宽。为了满足这类ADC的1 LSB精度要求,这将会需要花费数个时间常数。
一个时间常数为24 ps或τ = 1/(2 ×? π ×?FPBW)。要了解ADC满量范围内达到LSB尺寸要求所需的时间常数数量,就需要找出满量程误差或%FS。或者,其中N = 位数,或1.3 V p-p/ ,且%FS = (LSB/FS) ×?100 = 0.0244。通过描绘欧拉数或eτ,可以绘出一条曲线,以便每次通过常数都 能方便地看出相对误差。12位ADC样本建立至大约 1 LSB以内需时8.4个时间常数。便能估算用于转换器的最大模拟输入频率或采样带宽,并依旧建立至1 LSB误差以内。超出这个范围,则ADC无法 精确表示信号。 这可以简单定义为:或 1/(24 ps × 8.4) = 4.96 GHz。记住,这里表示的是最佳情形,并假定采用单极点ADC前端。并非所有现实中的转换器都以这种方式工作,但这是一个很好的开 端。例如,上文描述的模型最高可适用至12位,但针对14/16位 以及更高位则需要根据这些细微影响采用二阶模型,以使建立时间扩展至预测的一阶模型以外。
消除公共阻抗耦合有害影响的措施是去耦。去耦滤波器的关键元件是引线尽可能短的高频电容器。隔离,注意地环路形成共模骚扰。用隔离变压器切断地环路,最适用于信号不含直流分量时。宽带信号不宜用它。在工业领域,把含直流分量的信号调制成交流信号,经电压或电流互感器将其送到接收端再进行解调。非理想的变压器在初级和次级之间存在分布电容,该分布电容允许骚扰经变压器进行耦合,因而该分布电容的大小直接影响它的高频隔离性能。也就是说,该分布电容为信号进人电网提供了通道。
所以在选择变压器时,必须考虑分布电容的大小。在使用变压器时,必须加静电屏蔽(法拉第屏蔽)并接地,这可减小分布参数,因为静电屏蔽破坏了初、次级问的直接耦合,困而也就能降低传导骚扰。为了更好地降低分布电容,提高开关变压器的共模抑制性能,可采用三层屏蔽:第一层屏蔽连接到初级的电位端;第二层屏蔽连接到次级的低电位端,中心法拉第屏蔽连接到变压器的外壳及安全地。

光电耦合器隔离法。因输入和输出线性关系差,不宜直接用于模拟信号,但最适于传输数字信号。用光脉宽调制法,就能传输含直流分量的模拟信号,而且有优良的线性效果。提高抵抗共模骚扰能力的方法。有时很难用隔离器件切断地环路,例如两设备必须直流连接。这时只能采取措施把地环路产生的共模骚扰影响抑制到最小。用差分放大器,直流到高频,线性好,适于模拟信号。对称平衡时,共模抑制很好。不平衡时,共模骚扰转换成差模,影响程度与不平衡程度有关。串接共模扼流圈(中和变压器或纵向扼流圈)。
晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。
RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。
时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。
恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。
晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。