数据传输原理及晶管抑制浪涌

传感器将温度转换成范围是-5V～+5V的电压信号，传至由运算放大器及其外围电路构成的信号调理电路，信号调理电路将信号的范围调整到AD输入接口能够接收的信号范围0～5V，经过模数转换器将模拟信号转化为数字信号后送入FPGA，FPGA再将数据写入FLASH存储芯片，FPGA对FLASH发出读命令后，FPGA可以将数据从FLASH中读取之后送到读数接口，我们即获取所采集的数据。

FPGA在整个系统中主要完成以下的功能，提供AD采样时钟，对AD进行读写的控制；对FLASH存储模块实现读写时序控制。电路工作期间，各部件的逻辑和时序控制是由FPGA来完成的，它控制中断请求以及某些片选信号。FPGA既可实现对存储器的读写、擦除等操作时序的控制，又可作为高速输入数据传输到FLASH的中间缓存。因为FLASH存储数据需要一定的时间，FPGA可以控制FLASH的工作状态，使所有数据完整的写入FLASH，起到了对输入数据的缓冲作用。

AD转换器的工作状态是通过逻辑控制模块FPGA生成时钟信号来控制，系统处于采集工作时，AD转换器和FPGA都被赋予同步的时钟信号，使系统在此时钟信号下进行模数转换。AD9243在内部定时电路中利用了它的时钟的两个边沿，A/D取样模拟输入信号是在时钟的上升沿。在时钟的低电平期间（时钟的下降沿和上升沿之间的时间），输入SHA处于取样状态，在时钟的高电平期间，它处于保持状态。

Flash在高电平期间于WE的上升沿写入I/O线上的命令，接着在高电平期间写入要写入的存储页起始地址，然后输送数据。当一页写满后给出编程确认命令，Flash内部控制器接收到此命令后就将页寄存器的内容写到所指定的页存储单元中去。读Flash整页内容的时序，同写过程一样，先送入Flash命令和地址，接着Flash内部控制器将所指定的页内容读到页寄存器中，待R/变高后在RE下降沿将页寄存器中内容读出。当系统进行读操作时，FPGA开始送给Flash专用的读命令、地址和相应时序，在RE下降沿将页寄存器中内容读到FPGA。读过程中，在读完某组Flash的页n后接着读下组的页n，因此读回的数据与外部数据进入的顺序完全一致。

晶体管用来驱动继电器，必须将晶体管的发射极接地。NPN晶体管驱动时：当晶体管T1基极被输入高电平时，晶体管饱和导通，集电极变为低电平，因此继电器线圈通电，触点RL1吸合。当晶体管T1基极被输入低电平时，晶体管截止，继电器线圈断电，触点RL1断开。PNP晶体管驱动电路目前没有采用。电路中各元器件的作用晶体管T1可视为控制开关，一般选取VCBO≈VCEO≥24V，放大倍数β一般选择在120～240之间。电阻R1主要起限流作用，降低晶体管T1功耗，阻值为2KΩ。电阻R2使晶体管T1可靠截止，阻值为5.1KΩ。二极管D1反向续流，抑制浪涌。