接地信号控制和伺服电机应用

发布时间:2020-12-16 阅读量:1443 来源: 我爱方案网 作者: 我爱方案网

电路尺寸小于0.05λ时可用单点接地,大于0.15λ时可用多点接地。对工作频率很宽的系统要用混合接地。出现地线环路问题时,可用浮地隔离(如变压器,光电)。所有接地线要短。  接地线要导电良好,避免高阻性。对信号线,信号回线,电源系统回线以及底板或机壳都要有单独的接地系统,然后可以将这些回线接到一个参考点上。


接地信号控制和伺服电机应用


对于那些将出现较大电流突变的电路,要有单独的接地系统,或者有单独的接地回线以减少对其他电路的瞬态耦合。低电平电路的接地线必须交叉的地方,要使导线互相垂直。使用平衡差分电路,以尽量减少接地电路的骚扰影响。对于最大尺寸远小于λ/4的电路,使用单点接地的紧绞合线(是否屏蔽视实际情况而定),以使设备敏感度最好。交直流线不能绑扎在一起。交流线a本身要绞合起来。


端接电缆屏蔽层时,避免使用屏蔽层辫状引出线。需要用同轴电缆传输信号时,要通过屏蔽层提供信号回路。低频电路可在信号源端单点接地;高频电路则采用多点接地。高频、低电平传轴线要用多层屏蔽,各屏蔽层用单点接地。从安全出发,测试设备的地线直接与被测设备的地线联接;还是从安全出发,要确保接地联接装置能够应付意外的故障电流,在室外终端接地时,能够应付雷电电流的冲击。


为避免电源电压波动,以及电磁操作对计算机系统的干扰,提高系统运行可靠性,采取了以下抗干扰措施。硬件方面采用有静电屏蔽的变压器作为控制电源变压器,并在电源输入设有两级LC滤波电路。为防止计算机系统前后级间的影响,在每一片集成块的电源与地之间并联一只0.47μF的电容,以吸收集成电路工作时产生的脉冲干扰。从测量盘到控制器之间用屏蔽电缆进行脉冲传输,系统的控制部分置于接地良好的金属箱体内,这可防止空间电磁脉冲对系统的影响。软件方面设置了软件定时监视器,以防止程序因干扰进入非程序区,造成系统运行不正常。只要程序运行时间超过设定时间,定时监视器便申请中断,迫使系统进入初始状态。


伺服通过通讯电缆接收上位机的控制信号,并执行上位机的运动指令。伺服控制器接线端口的左部中端是上位机控制伺服启停信号,以及紧急情况下可以独立切断伺服运行的控制信号。伺服控制器接线端口右部上端的是伺服输出的位置信号,此处做了分频处理,主要是为了满足上位机对于位置信号的识别。此信号与伺服编码器信号有关联,供上位机读取系统的运行速度以及帮助上位机进行位置对比。伺服控制器接线端口右部下端是伺服驱动器与上位机进行伺服状态的通讯连接口,其包含了伺服状态以及报警输出两部分。


接地信号控制和伺服电机应用


伺服系统这类机械上有三处作用。第一是扭矩输出,作为调直工艺的动力源。这里要保证大功率输出能力,避免系统因卡线而停机。第二高速剪切,伺服通过高速往复运动带动剪切头上下移动,并且利用伺服的高速动态性能避免钢筋撞到刀头。第三是折弯头,这既需要伺服的高的动态响应速度,快速起停以及往复运动,也需要有一定的柔性来实现对钢筋的保护。


该控制装置在一调直切断机投入使用,设定长度0.3~30m,对不同定长量时的偏移量已经由实际调试后固化到程序存贮器中。经实际试运行,该装置在整个设定长度内,切断长度误差2mm,满足实际要求,目前已经入投现场运行。


推荐阅读:

直流接线故障判断和相位噪声

铝芯导线电量和X耐压电容

设备电流预判和旁路去藕区分

互调失真转化和低功耗信号

数字馈通信号和AXI读写信号

220x90
相关资讯
晶振启动时间影响因素解析与优化方向

​晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。

解析RTC实时时钟芯片的工作原理

RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。

无源晶振与有源晶振在MCU应用中的关联逻辑与选型指南

时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。

VC-OCXO压控恒温晶振管脚功能定义解析

恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。

晶振倍频干扰解决方案:从PCB布局优化到源头抑制与电路整改

晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。