电机数字控制及近场电磁屏蔽

发布时间:2020-12-23 阅读量:1077 来源: 我爱方案网 作者: 我爱方案网

数字电机控制解决方案允许精确地控制这些机械驱动机构的位置、速度和转矩。在这类大型机械驱动机构中的MOSFET通常容量超过600V。例如,栅极驱动解决方案,一个同相高速MOSFET驱动器。当结合反馈环路中的比较器时,这些系统中的栅极就可以进行数字控制。

 

image.png


另外,MOSFET驱动器可以直接驱动小马达或驱动功率器件,如MOSFET或IGBT。高压电机控制系统的主要设计考虑因素高压电机控制系统的核心子系统包括:控制器、隔离、控制器接口和运动反馈。控制器:还提供一系列的控制处理器解决方案,从超低功耗微控制器到基于处理器和数字信号控制器。恰当的控制器可以优化电机驱动效率,提高可靠性和降低整体系统成本。

 

数字隔离器具有逻辑输入和输出缓冲器,它们采用二氧化硅进行隔离,提供4kV的隔离能力。与隔离电源结合使用时,这些器件可以阻隔高电压,隔离地,并防止噪声电流进入本地地,以及干扰或损坏敏感电路。控制器接口:RS-232或RS-422对许多系统而言足够用了。RS-485信令可能会捆绑一些协议,如Profibus、Interbus、Modbus或BACnet,每个针对最终用户的特定需求。有时,控制器局域网(CAN)或EtherNet/IP(工业协议)优先用于满足联网要求。

 

M-LVDS多点低电压差分信号是可以提供更低功耗的一种替代选择。使用外部电路的运动反馈:隔离的Delta-Sigma调制器非常适合用于分流测量,以拉平毛刺和增加电流反馈分辨率。M-LVDS标准可以支持高达到500Mbps数据速率和宽的共模电压范围(+/-2V),以及强劲的ESD保护从而支持热插拨功能。M-LVDS通过控制输出数据的压摆率和输出幅度来解决电磁干扰问题,另外M-LVDS保留有LVDS低压差分信号特性,可以更进一步减小电磁干扰。霍尔效应或磁传感器通常在测量超过10A的电流时更有效率,而且他们可固有地提供隔离能力。为了将±10V(20Vpp)信号连接到采用3.3V或5V电源的ADC上,可使用一个电平差异放大器,可提供4通道或6声道的同时电流取样。

 

底板和机壳是为控制设备或功能单元中无用信号通路提供屏蔽的最有效方法。屏蔽的程度取决于结构材料的选择和装配中所用的设计两个方面。屏蔽是对场的处理问题。离场源的距离不同的区域,场的性质不同。一个临界距离是d。d0=λ/2π≌λ/6。场域划分,粗略划分:d<λ/2π的区域为近场区,d>λ/2π的区域为远场区。 严格划分:d<d0/3即d<λ/20的区域为近场区(但实际可扩展到d<λ/1.2π);d>3 d0=λ/2的区域为远场区;λ/20<d<λ/2的区域为过渡区。 场域性质,近场是感应场—静电场和静磁场,对外不辐射能量。远场是辐射场—E和H矢量在时间上同相而向外辐射能量。过渡区是感应电磁场—场的性质比较复杂。

 

image.png


对设备内部主要是近场问题。用近似电路理论处理。即用集中参数电容考察电场引起的耦合,用互感集中参数考察磁场引起的耦合。如果波源的电压高、电流小,则电场的作用比磁场的作用明显,可采用电场屏蔽。如果波源的电压低、电流大,则磁场起主导作用,应采用磁场屏蔽。电场屏蔽用法拉第屏蔽来消除电场的影响。磁场屏蔽使回路1的磁通发生扭曲或将其引向他方,避免与回路2交连来消除磁场耦合。电磁场的屏蔽,电连续的闭合金属箱体,对抗远场和近场。


220x90
相关资讯
晶振启动时间影响因素解析与优化方向

​晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。

解析RTC实时时钟芯片的工作原理

RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。

无源晶振与有源晶振在MCU应用中的关联逻辑与选型指南

时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。

VC-OCXO压控恒温晶振管脚功能定义解析

恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。

晶振倍频干扰解决方案:从PCB布局优化到源头抑制与电路整改

晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。