发布时间：2021-01-15 阅读量：1584 来源: 我爱方案网 作者: 雕塑者
在LDO应用中，会有一个输入输出压差范围的概念，如AMS1117，压差Dropout Voltage的典型值为1.1V，即：输入至少比输出高1.1V的压降才能支持所需要的输出。
在之前写过的一篇文章《LDO与DC-DC 的入门理解》中，我们可以了解到LDO是靠内部电路分压达到降压输出，而DC-DC则是通过“断续的供给”达到降压输出。那么，DC-DC降压电路输入和输出是否需要压差呢？思考一个场景：某款Buck芯片自身工作电压范围为2.7-5.5V，现需要该芯片输出3.3V/2A。当正常输入5V时，该芯片可满载输出3.3V，当输入电压只有3.5V时，该芯片是否还能正常输出3.3V/2A呢？
该问题本质其实是DC-DC降压电路中，在输入输出规格内，芯片占空比是否受限、导通损耗的问题。理论上，但芯片的开关周期达到100%时，DC-DC其实是一个“直通”状态，即输出电压等于输入电压，当然，真实的应用中，芯片的占空比不会达到完整的100%，而且由于芯片里集成或外置的MOSFET的导通内阻以及输出电感上Rdc，实际输出电压与输入电压之间会有一个压差。
以JW5092为例，输入4.7V时，可输出3.3V/2A，但当输入为4.0V的时候，是否还能满载输出？
首先，根据能量守恒，我们可知(Vin-Vout)*ton=Vout*toff，由此
Vout = Vin * D，D为开关周期中，“开”的占空比。
考虑，MOS管导通内阻Rds、电感内阻RL，可得：
Vout = Vin * D- Iout x (Rds(ON) + RL)
查看规格书——
当Vin = 4V时，若输出2A，暂时忽略电感选型上的内阻差异，则：
由此可知，此时该当输入为4.0V的时候，JW5092无法满载输出3.3V/2A
所以DC-DC降压电路中，实际输出电压要等于输入电压减去Buck芯片里集成或外置的MOSFET的Rds(on)以及输出电感的Rdc上产生的压降，包括由于占空比受限导致的无法满载输出。带载越重，输出电压越低。当你的输入输出压差范围很小，但仍然需要满载输出时，请考虑号称可达100%占空比的芯片！
作者介绍：雕塑者（笔名），一名乐于开源文化的工程师，个人公众号【硬件大熊】。后续原创技术应用笔记还将在我爱方案网上线，敬请期待！
来源：我爱方案网
版权声明：本文为博主原创，未经本人允许，禁止转载！
在硬件调试中，许多工程师在测量晶振时发现两端都有电压，例如1.6V，但没有明显的压差，第一反应可能是怀疑短路。
在电子设备中，CMOS有源晶振作为核心时钟源，其供电电压与输出特性直接影响系统稳定性。然而，高频方波信号的测量常因工具选择不当而产生误差：传统万用表的交流档基于正弦波有效值校准，测量方波时误差可达40%以上，而示波器通过直接捕获峰峰值（Vpp）和频域特性，可精准反映晶振的幅值、占空比及起振状态。本文将从有源晶振的电压特性（如YSO110TR系列兼容1.8-3.3V宽压供电）切入，解析万用表直流档的半压测量原理（3.3V供电时显示约1.65V），并对比示波器在探测CMOS方波时的关键技术参数（如探头衰减档位选择与接地优化），为工程师提供兼具理论基础与实践价值的测量方案参考。
加速度灵敏度是晶体振荡器对任何方向施加的外力的固有灵敏度。石英振荡器确实提供了我们所有人每天都依赖的电子设备的心跳。石英的有用之处在于，如果施加电压，石英将开始振动。不利的一面是，如果施加振动，石英会产生电压。该电压显示为相位噪声，并且是真正的阻力。
在很多电路中，系统晶振时钟频率很高，干扰谐波出来的能量也强，谐波除了会从输入与输出两条线导出来外，也会从空间辐射出来，这也导致若PCB中对晶振的布局不够合理，会很容易造成很强的杂散辐射问题，并且一旦产生，很难再通过其他方法来解决，所以在PCB板布局时对晶振和CLK信号线布局非常重要。
为落实中美经贸高层会谈的重要共识，自2025年5月14日12时01分起，调整对原产于美国的进口商品加征关税措施。由34%调整为10%，在90天内暂停实施24%的对美加征关税税率。这一政策调整旨在缓和贸易摩擦，促进双边经贸合作，但也进一步凸显了供应链自主可控的重要性。才能在激烈的市场竞争中脱颖而出，实现可持续发展。YXC晶振断凭借优异的成本资源及质量，与国外逐渐缩小差距，并在市场上获得大众认可。
