电阻电路作用及电容降压电路

发布时间:2021-01-21 阅读量:3875 来源: 我爱方案网 作者: 我爱方案网

电阻器在电路中用作分压器、分流器和负载电阻;它与电容器—起可以组成滤波器及延时电路、在电源电路或控制电路中用作取样电阻;在半导体管电路中用偏置电阻确定工作点;用电阻进行电路的阻抗匹配;用电阻进行降压或限流;在电源电路中作为去耦电阻使用,等等。

 

image.png


分压电路实际上是电阻的串联电路,它有以下几个特点:①通过各电阻的电流是同一电流,即各电阻中的电流相等、I = I1 = I2 = I3;②总电压等于各电阻上的电压降之和,,即V= V1 + V2 + V3;③总电阻等于各电阻之和,即R=R1 + R2 +R3:在实践中可利用电阻串联电路来进行分压以改变输出电压,如收音机和扩音机的音量调节电路、半导体管工作点的偏置电路及降压电路等。

 

分流电路实际上是电阻器的并联电路,它有以下几点特点:①各支路的电压等于总电压;②总电流等于各支路电流之和,即I = I1 + I2 + I3;③总电阻的倒数等于各支路倒数之和,即1/R =1/R1 + 1/R2 + 1/R3。在实践中经常利用电阻器的并联电路组成分流电路,以对电路中的电流进行分配;扩大电流表量程的分流电路。电流表的满度电流为50uA.现需将它改成一个最大量程为500uA的电流表,此时只需要在电流表两端并上一只电阻器R1即可。根据图显示并联电路可知I= I1 +I0若I = 500uA,则I1 =I - I0 = 500-50 =450uA。由于I0 * R0 =I1* R1(式中R0为电流表内阻),求得R1= (I0* R0)/I1= 200Ω上述的分流电路计算结果表明,只要在50uA表头上并联一个200Ω的电阻,即可使表头的量程由50uA扩大到500uA。

 

将交流市电转换为低压直流的常规方法是采用变压器降压后再整流滤波,当受体积和成本等因素的限制时,最简单实用的方法 采用电容降压式电源。整流后未经稳压的直流电压 会高于30伏,并且会随负载电流的变化发生很大的波动,这是此类电源内阻很大的缘故所致,故不适合大电流供电的应用场合。

 

器件选择。电路设计时,应先测定负载电流的准确值, 参考示例来选择降压电容器的容量。 通过降压电容C1向负载提供的电流Io,上是流过C1的充放电电流Ic。C1容量越大,容抗Xc越小,则流经C1的充、放电电流越大。当负载电流Io小于C1的充放电电流时,多余的电流就会流过稳压管,若稳压管的最大允许电流Idmax小于Ic-Io时易造成稳压管烧毁。为保证C1可靠工作,其耐压选择应大于两倍的电源电压。泄放电阻R1的选择 保证在 的时间内泄放掉C1上的电荷。

 

image.png


设计举例。已知C1为0.33mF,交流输入为220V/50Hz,求电路能供给负载的最大电流。 C1在电路中的容抗Xc为:Xc=1 /(2 πf C)= 1/(2*3.14*50*0.33*10-6)= 9.65K流过电容器C1的充电电流(Ic)为:Ic = U / Xc = 220 / 9.65 = 22mA。通常降压电容C1的容量C与负载电流Io的关系可近似认为:C=14.5 I,其中C的容量单位是mF,Io的单位是A。电容降压式电源是一种非隔离电源,在应用上要特别注意隔离,防止触电。


220x90
相关资讯
晶振启动时间影响因素解析与优化方向

​晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。

解析RTC实时时钟芯片的工作原理

RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。

无源晶振与有源晶振在MCU应用中的关联逻辑与选型指南

时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。

VC-OCXO压控恒温晶振管脚功能定义解析

恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。

晶振倍频干扰解决方案:从PCB布局优化到源头抑制与电路整改

晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。