发布时间:2021-08-6 阅读量:8482 来源: 我爱方案网 作者: 我爱方案网整理
VESA标准组织正式宣布了全新的DisplayPort2.0影音数据传输标准规范,与雷电3、USB-C紧密结合,可满足8K乃至更高级别的显示输出需求。

在此之前,DP1.1、1.2、1.3/1.4的理论总带宽分别为10.8Gbps、21.6Gbps、32.4Gbps,但有效率都只有80%(8/10b编码),难以满足6K、8K高分辨率和高色深、高刷新率的需求。
DP2.0将理论带宽一举提升到了80Gbps,并且采用全新的编码机制128/132b,将有效率提升至97%,实际可用高达77.4Gbps,相当于DP1.3/1.4的整整三倍,远远超过HDMI2.1的理论带宽48Gbps。
这样一来,DP2.0可以轻松支持8K/60HzHDR、>8K/60HzSDR、4K/144HzHDR、2×5K/60Hz等输出格式,不仅能支持任何8K显示器且不需要压缩,还可以支持到30-bit色深(超过10亿色),实现8KHDR。

DP2.0的官方物理接口有两个,一是原有DP接口保持不变并向下兼容,二是USB-C接口(DPAlt模式),同时内部物理层几乎完全换成了雷电3,毕竟它已经完全开放,本身就可以实现40Gbps的高带宽,直接拿来利用要比从零开发简单得多。
但是,不同于USB4几乎直接就是把雷电拿过去改了个名,DP2.0更进一步,改变了内部机制。
雷电3内部有四个20Gbps的通道,双向全双工机制,每个方向两个通道,因此输入输出带宽都是40Gbps,只不过可以同时工作。
DP2.0出于单向传输更大规模数据的需求,改成了单向单工机制,四个通道一致对外,因此获得了80Gbps的总带宽。

至于数据线方面,DP2.0其实引入了三种不同机制,每通道带宽分别设定在10Gbps、13.5Gbps、20Gbps,VESA称之为“超高比特率”(UHBR/UltraHighBitRate),按照带宽分别叫做UHBR10、UHBR13.5、UHBR20。
UHBR10的原始带宽为40Gbps,有效带宽38.69Gbps,被动型铜线材即可,此前的DP8K线材认证项目其实就包括它,也就是通过了8K认证的DP数据线就符合UHBR10的信号完整性要求。
UHBR13.5、UHBR20就不一样了,原始带宽54Gbps、80Gbps,有效带宽52.22Gbps、77.37Gbps,被动线材只能用于极短距离传输,比如笔记本扩展坞,长一点就需要主动线材,也就是植入相应控制和放大芯片。

DP2.0将成为这一标准自2007年诞生以来最大规模的升级,物理层完全转向雷电3,带宽和有效率飙升,后8K时代也可满足,DP距离统一PC传输的梦想又近了一步。
VESA预计首批基于DP2.0的零售产品将在2020年晚些时候问世,速度还是相当快的,毕竟有了成熟的雷电3作为基础。

晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。
RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。
时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。
恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。
晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。