PCB横截面用于估算寄生影响的过孔结构

发布时间:2021-08-10 阅读量:4259 来源: 我爱方案网 作者: 我爱方案网整理

紧凑的电路布局和降低耦合之间的最佳平衡是正确排列所有电感的方向。


PCB横截面用于估算寄生影响的过孔结构

图1. 由磁力线可以看出互感与电感排列方向有关


对电路B的方向进行调整,使其电流环路平行于电路A的磁力线。为达到这一目的,尽量使电感互相垂直,请参考低功率FSK超外差接收机评估(EV)板(MAX7042EVKIT)的电路布局(图2)。该电路板上的三个电感(L3、L1和L2)距离非常近,将其方向排列为0°、45°和90°,有助于降低彼此之间的互感。


PCB横截面用于估算寄生影响的过孔结构

图2. 图中所示为两种不同的PCB布局,其中一种布局的元件排列方向不合理(L1和L3),另一种的方向排列则更为合适。  


综上所述,应遵循以下原则:  

电感间距应尽可能远。  

电感排列方向成直角,使电感之间的串扰降至最小。  


引线耦合 

 

如同电感排列方向会影响磁场耦合一样,如果引线彼此过于靠近,也会影响耦合。这种布局问题也会产生所谓的互感。RF电路最关心问题之一即为系统敏感部件的走线,例如输入匹配网络、接收器的谐振槽路、发送器的天线匹配网络等。  


返回电流通路须尽可能靠近主电流通道,将辐射磁场降至最小。这种布局有助于减小电流环路面积。返回电流的理想低阻通路通常是引线下方的接地区域—将环路面积有效限制在电介质厚度乘以引线长度的区域。但是,如果接地区域被分割开,则会增大环路面积(图3)。对于穿过分割区域的引线,返回电流将被强制通过高阻通路,大大提高了电流环路面积。这种布局还使电路引线更容易受互感的影响。


PCB横截面用于估算寄生影响的过孔结构

图3. 完整的大面积接地有助于改善系统性能


对于一个实际电感,引线方向对磁场耦合的影响也很大。如果敏感电路的引线必须彼此靠近,最好将引线方向垂直排列,以降低耦合(图4)。如果无法做到垂直排列,则可考虑使用保护线。关于保护线的设计,请参考以下接地与填充处理部分。


PCB横截面用于估算寄生影响的过孔结构

图4. 类似于图1,表示可能存在的磁力线耦合。


综上所述,布板时应遵循以下原则:  

引线下方应保证完整接地。  

敏感引线应垂直排列。  

如果引线必须平行排列,须确保足够的间距或采用保护线。 

 

接地过孔  


RF电路布局的主要问题通常是电路的特征阻抗不理想,包括电路元件及其互联。引线覆铜层较薄,则等效于电感线,并与邻近的其它引线形成分布电容。引线穿过过孔时,也会表现出电感和电容特性。  


过孔电容主要源于过孔焊盘侧的覆铜与地层覆铜之间构成的电容,它们之间由一个相当小的圆环隔开。另外一个影响源于金属过孔本身的圆柱。寄生电容的影响一般较小,通常只会造成高速数字信号的边沿变差(本文不对此加以讨论)。  过孔的最大影响是相应的互联方式所引起的寄生电感。因为RF PCB设计中,大多数金属过孔尺寸与集总元件的尺寸相同,可利用简单的公式估算电路过孔的影响(图5):    


式中,LVIA为过孔的集总电感;h为过孔高度,单位为英寸;d为过孔直径,单位为英寸2。


PCB横截面用于估算寄生影响的过孔结构

图5. PCB横截面用于估算寄生影响的过孔结构


推荐阅读:

AVR单片机实现智能插座节能的设计

通过图片带你了解人工智能医疗前景

实现实时声学数据和分析简介

编码器的定义与功能

编码器的工作原理和种类

220x90
相关资讯
晶振启动时间影响因素解析与优化方向

​晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。

解析RTC实时时钟芯片的工作原理

RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。

无源晶振与有源晶振在MCU应用中的关联逻辑与选型指南

时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。

VC-OCXO压控恒温晶振管脚功能定义解析

恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。

晶振倍频干扰解决方案:从PCB布局优化到源头抑制与电路整改

晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。