简述EDA技术在电子设计中的应用

发布时间:2021-08-16 阅读量:4061 来源: 我爱方案网 作者: 我爱方案网整理

CPLD、FPGA可编程逻辑器件的应用,无疑为电子设计带来了极大的灵活性和适用性。


1、EDA技术的概念与特征


1.2、特征


全新的设计方法:自顶向下

传统的电子设计方法一般多是“自底向上”的,通俗来说就是在确定标准的通用的集成电路芯片之后,再行模块设计,最终完成系统设计。这种设计长期以来存在着难以克服的缺陷,效率不高,容易出故障,所需元器件太多,消耗大……EDA技术是对传统电子设计方法的一种突破与变革,它的设计是“自顶向下”的,也即以系统设计为切入点,在设计之时就做好功能方框图的划分并完成各部分结构的规划,在方框图划分阶段完成仿真、纠错工作,同时借助HDL完成对高层次系统的逻辑描述,经验证后,借助综合的优化工具完成电子设计,借助EDA技术,操作者可以通过利用软件来实现对硬件功能的一个描述,之后利用FPGA/CPLD才可得到最终设计结果。


这样,我们可以发现,不论是仿真还是调试都是在初期在一个高层次上就完成了的,如此,既有助于及时发现结构设计上可能出现的错误,减少设计工作中的失误,同时有效地提高了电子设计工作效率和成功率。


1.3、独特的描述语言:硬件描述语言


EDA技术以硬件描述语言HDL为系统逻辑描述的主要表达方式,那么什么是硬件描述语言?它是相对于一般的计算机语言如C、Pascsl来说的,多应用于设计硬件电子系统,也属计算机语言,它描述电子系统的逻辑功能、电路功能和连接方式。ABEL-HDL和VHDL是现今应用比较广泛的两种硬件描述语言,后者较前者应用更多。


ABEL可以支持各种方式的输入,所谓的输入方式就是指电路系统设计的表达方式,包括真值表、状态图。它的描述具有很强的独立性,与此同时,从宽口径到系统它都能完成描述,因而可以适应不同规模的编程设计,利用标准格式设计还可以转换设计环境,对比VHDL来说,它的适用面要宽许多,使用操作灵活简单,要求也要宽松,易于速成。


1.4、典型的设计:ASIC


它包涵了FPGA和CPLD器件,FPGA/CPLD是实现EDA的基础,也是EDA思想的最终表述手段,属于高密度的可编程逻辑器件,一般像样品的研制或者是批量不大的产品开发它们都能适用,并且极大的缩短设计周期,削减开销,避免风险,使产品能够尽快上市。


FPGA和CPLD的结构有所不同,前者是标准的门阵列,而后者是与或阵列,但是二者的集成度及易用性都颇为相似,因而可以并驾齐驱。当然二者也有各自的特点,其差异表现在以下几个方面:


(1)颗粒粗细不同。与CPLD相比,FPGA的颗粒相对细一些,它的一个颗粒只是逻辑宏单元,而CPLD的则是逻辑宏块。

(2)适用结构不同。FPGA更适合应用于触发器相对丰富的结构之中,CPLD比较适合应用于触发器有限但是积项特别丰富的结构之中。

(3)编程方式不同。FPGA在逻辑门下就可以实现编程,多采用改变内部布线的方式,具备很强的灵活性。GPLD只有在逻辑快下才可实现变成,多采用修改已经固定了的内连电路的逻辑功能的方式,速度更快。

(4)功能消耗不同。FPGA消耗小,CPLD消耗比较而言大一些。


2、EDA技术在电子设计中的应用


EDA技术属于一种层次比较高的电子设计方式,就少了电路细节的约束和限制,使设计可以更多的放开从而更具创造性,待设计人员有了概念构思之后,再讲高层次描述输入到计算机中去,EDA系统在规则驱动下就会自动完成整个电子的设计。如此,新的概念就可以在段时间中就成为产品。


推荐阅读:

基于EDA技术的电子设计应注意的事项

DMV双摄像视觉系统在激光切割定位的应用

简述单核CPU做成一个性能超强的单核可行性

常见CPLD、FPGA、DSP的联系与区别

简述CAN总线的硬同步和重同步

220x90
相关资讯
晶振启动时间影响因素解析与优化方向

​晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。

解析RTC实时时钟芯片的工作原理

RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。

无源晶振与有源晶振在MCU应用中的关联逻辑与选型指南

时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。

VC-OCXO压控恒温晶振管脚功能定义解析

恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。

晶振倍频干扰解决方案:从PCB布局优化到源头抑制与电路整改

晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。