发布时间:2021-08-19 阅读量:2496 来源: 我爱方案网 作者: 我爱方案网整理
做PCB设计过程中,在走线之前,一般我们会对自己要进行设计的项目进行叠层,根据厚度、基材、层数等信息进行计算阻抗,计算完后一般可得到如下图示内容。

图1叠层信息图示
从上图可以看出,设计上面的单端网络一般都是50欧姆来管控,那很多人就会问,为什么要求按照50欧姆来管控而不是25欧姆或者80欧姆?
首先,默认选择用50欧姆,而且业内大家都接受这个值,一般来说,肯定是由某个公认的机构制订了某个标准,大家是按标准进行设计的。
电子技术有很大一部分是来源于军队,首先技术是使用于军用,慢慢的由军用转为民用。
在微波应用的初期,二次世界大战期间,阻抗的选择完全依赖于使用的需要,没有一个标准值。随着技术的进步,需要给出阻抗标准,以便在经济性和方便性上取得平衡。
在美国,最多使用的导管是由现有的标尺竿和水管连接成的,51.5欧姆十分常见,但看到和用到的适配器、转换器又是50-51.5欧姆;为联合陆军和海军解决这些问题,一个名为JAN的组织成立了(后来的DESC组织),由MIL特别发展的,综合考虑后最终选择了50欧姆,由此相关的导管被制造出来,并由此转化为各种线缆的标准。
此时欧洲标准是60欧姆,不久以后,在象Hewlett-Packard这样在业界占统治地位的公司的影响下,欧洲人也被迫改变了,所以50欧姆最终成为业界的一个标准沿袭下来,也就变成约定俗成了,而和各种线缆连接的PCB,为了阻抗的匹配,最终也是按照50欧姆阻抗标准来要求了。
其次,一般标准的制定是会基于PCB生产工艺和设计性能、可行性的综合考量。
从PCB生产加工工艺角度出发,以现有的大部分PCB生产厂商的设备考虑,生产50欧姆阻抗的PCB是比较容易实现的。
从阻抗计算过程可知,过低的阻抗需要较宽的线宽以及薄介质或较大的介电常数,这对于目前高密板来说空间上比较难满足;过高的阻抗又需要较细的线宽及较厚的介质或较小的介电常数,不利于EMI及串扰的抑制,同时对于多层板及从量产的角度来讲加工的可靠性会比较差。
控制50欧姆阻抗在使用常用板材(FR4等)、常用芯板的环境下,生产常用的板厚的产品(如1mm、1.2mm等),可设计常见的线宽(4~10mil),这样板厂加工起来是非常方便的,对其加工使用的设备要求也不是很高。
从PCB设计方面考虑,50欧姆也是综合考虑之后选择。从PCB走线的性能来说,一般阻抗低比较好,对一个给定线宽的传输线,和平面距离越近,相应的EMI会减小,串扰也会因此减小。
但从信号全路径的角度看,还需要考虑最关键的一个因素,那就是芯片的驱动能力,在早期大多数芯片驱动不了阻抗小于50欧姆的传输线,而更高阻抗的传输线由于实现起来不便,所以折中采用50欧姆阻抗。
所以一般选择50欧姆作为常规时单端信号控制阻抗的默认值。
晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。
RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。
时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。
恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。
晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。