发布时间:2021-08-26 阅读量:1548 来源: 我爱方案网 作者: 我爱方案网整理
设计电源时,工程师常常会关注与MOSFET导通损耗有关的效率下降问题。在出现较大RMS电流的情况下, 比如转换器在非连续导电模式(DCM)下工作时,若选择Rds(on)较小的MOSFET,芯片尺寸就会较大,从而输入电容也较大。也就是说,导通损耗的减小将会造成较大的输入电容和控制器较大的功耗。

图1 MOSFET导通和关断时的典型栅电流

图2 MOSFET中的寄生电容

图3 典型MOSFET的栅电荷

图4 基于专用控制器的简单QR转换器

图5 ZVS技术消除米勒效应
MOSFET导通和关断时的典型栅电流如图1所示。在导通期间,流经控制器Vcc引脚的峰值电流对Vcc充电;在关断期间,存储的电流流向芯片的接地端。如果在相应的面积上积分,即进行篿gate(t)dt,则可得到驱动晶体管的栅电荷Qg 。将其乘以开关频率Fsw,就可得到由控制器Vcc提供的平均电流。因此,控制器上的总开关功率(击穿损耗不计)为:
Pdrv = Fsw×Qg×Vcc (1)
如果使用开关速度为100kHz的12V控制器驱动栅电荷为100nC的MOSFET,驱动器的功耗即为100nC×100kHz×12V=10mA×12V=120mW。
MOSFET的物理结构中有多种寄生单元,其中电容的作用十分关键,如图2所示。产品数据表中的三个参数采取如下定义:当源-漏极短路时,令Ciss = Cgs + Cgd;当栅-源极短路时,令Coss = Cds + Cgd;Crss = Cgd。
驱动器实际为栅-源极连接。当斜率为dt 的电压V施加到电容C上时(如驱动器的输出电压),将会增大电容内的电流:I=C×dV/dt (2)因此,向MOSFET施加电压时,将产生输入电流Igate = I1 + I2,如图2所示。在右侧电压节点上利用式(2),可得到:
I1=Cgd×d(Vgs-Vds)/dt=Cgd×(dVgs/dt-dVds/dt)(3)I2=Cgs×d(Vgs/dt) (4)如果在MOSFET上施加栅-源电压Vgs,其漏-源电压Vds 就会下降(即使是呈非线性下降)。因此,可以将连接这两个电压的负增益定义为:Av=-dVds/dVgs (5)将式(5)代入式(3)和式(4)中,并分解 dVgs/dt,可得:I1=Cgd×dVgs/dt×(1-dVds/dVgs)=Cgd×dVgs/dt×(1-Av) (6)在转换(导通或关断)过程中,栅-源极的总等效电容Ceq为:Igate=(Cgd×(1-Av)+Cgs)×dVgs/dt=Ceq×dVgs/dt(7)式中(1-Av)这一项被称作米勒效应,它描述了电子器件中输出和输入之间的电容反馈。当栅-漏电压接近于零时,将会产生米勒效应。典型功率MOSFET的栅电荷如图3所示,该图通过用恒定电流对栅极充电并对栅-源电压进行观察而得。根据式(6),当Ciss突然增大时,电流持续流过。但由于电容急剧增加,而相应的电压升高dVgs却严重受限,因此电压斜率几乎为零,如图3中的平坦区域所示。图3也显示出降低在转换期间Vds(t)开始下降时的点的位置,有助于减少平坦区域效应。Vds=100V时的平坦区域宽度要比Vds=400V时窄,曲线下方的面积也随之减小。因此,如果能在Vds等于零时将MOSFET导通,即利用ZVS技术,就不会产生米勒效应。在准谐振模式(QR)中采用反激转换器是消除米勒效应较经济的方法, 它无需在下一个时钟周期内使开关处于导通状态,只要等漏极上的自然振荡将电压逐渐降至接近于零。与此同时,通过专用引脚可以检测到控制器再次启动了晶体管。通过在开关打开处反射的足够的反激电压(N×[Vout+Vf]),即可实现ZVS操作,这通常需要800V(通用范围)的高压MOSFET。基于安森美的NCP1207的QR转换器如图4所示,它可以直接使用高压电源供电。
推荐阅读:
晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。
RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。
时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。
恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。
晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。