Mentor 扩展解决方案以支持 TSMC 5nm FinFET 和 7nm FinFET Plus 工艺技术

Mentor, a Siemens business宣布Mentor Calibre® nmPlatform和Analog FastSPICE™ (AFS™) Platform获得TSMC的7nm FinFET Plus和最新版本的5nm FinFET工艺的认证。此外，Mentor还继续扩展Xpedition™ Package Designer和Xpedition Substrate Integrator产品的功能，以支持TSMC的高级封装产品。

TSMC设计基础架构营销部高级总监Suk Lee说道：“TSMC与Mentor展开密切合作，Mentor为其EDA解决方案提供了更多功能，以便支持我们的全新5nm和7nm FinFET Plus工艺，从而继续增加其对TSMC生态系统的价值。多年以来，Mentor一直都是我们的战略合作伙伴，Siemens将继续在Mentor的电子设计自动化(EDA)技术领域进行战略投资，他们正帮助双方的共同客户取得更大成功，向市场推出新一代令人惊叹的IC创新产品。”

适用于TSMC 5nm和7nm FinFET Plus的Mentor Calibre nmPlatform
Mentor针对TSMC的7nm FinFET Plus工艺和最新版本的5nm FinFET工艺增强了Calibre nmDRC™和Calibre nmLVS™工具。Mentor将继续为TSMC客户提供实现其制造要求所需的功能和性能。Calibre nmDRC和Calibre nmLVS工具为云就绪产品，目前已被众多客户部署在CPU量数以千计的服务器解决方案中。

Mentor的Caliber YieldEnhancer工具已获得认证，可用于TSMC的5nm和7nm FinFET Plus工艺。Mentor和TSMC开发了独特的填充规则，通过严格控制填充形状的位置来满足制造要求。Calibre YieldEnhancer工具的功能与TSMC的Calibre Fill Design Kit相结合，可最大限度提高虚拟金属插入率”。

Calibre PERC™可靠性平台不仅通过认证可用于TSMC 5nm和7nm FinFET Plus工艺，还具有TSMC开发并新增强的PERC约束检查功能，可帮助TSMC的客户提高其设计的可靠性。

Mentor增强工具功能，以支持TSMC的InFO_MS堆叠技术

Mentor进一步增强其工具集来支持TSMC的InFO_MS（带基底存储器的集成扇出型）高级堆叠封装产品。除能够创建和管理复杂的元器件连接，并可作为对接Xpedition Package Designer用于版图的关键自动化工具之外，Mentor的Xpedition Substrate Integrator还进行了扩展，可自动实现源网表生成，以便运行Calibre 3DSTACK进行连接检查。用于LVS的Calibre 3DSTACK™、Calibre nmDRC、用于接口耦合电容提取的Calibre xACT以及用于点对点(P2P)检查的Calibre PERC工具也都包含在TSMC的InFO_MS参考流程中。这些增强功能为TSMC InFO_MS设计流程提供了全面的实施和验证解决方案。
适用于TSMC 5nm FinFET和7nm FinFET Plus的Mentor AFS平台
AFS平台包括AFS Mega电路仿真器，已通过认证并可用于TSMC的7nm FinFET Plus工艺和最新版本的5nm FinFET工艺。全球领先的半导体公司的模拟、混合信号和射频(RF)设计团队均使用AFS平台对采用最新TSMC技术的芯片进行验证，并从中大获裨益。

Mentor IC部门执行副总裁Joe Sawicki表示：“Mentor很荣幸能与TSMC合作继续提供关键技术，让我们的客户可以更快地将IC创新推向市场。“今年，TSMC和Mentor联手提供了众多解决方案，为我们的共同客户提供越来越多的设计途径，让他们能够快速为移动、高性能计算、汽车、人工智能和物联网/可穿戴市场提供IC产品。”