放大器电路设计,直流回路有多关键?

发布时间:2021-09-3 阅读量:1218 来源: 我爱方案网 作者: 我爱方案网整理

设计电路时由于匆忙行事,而忽视了一些基本问题,结果使电路功能与预期不符。在交流耦合运算放大器或仪表放大器电路应用中,最常见的问题之一就是——没有为偏置电流提供直流回路。今天为大家论述下这个问题,并且提出一种超级实用的解决方案。  


运算放大器:如何为偏置电流提供直流回路  

图1 错误的交流耦合运算放大器电路


输入偏置电流流经耦合电容,给其充电,直到超过放大器输入电路的额定共模电压或超过输出限值。根据输入偏置电流的极性,电容充电或者向正电源电压方向,或者向负电源电压方向。这个偏置电压会被放大器的闭环直流增益放大。  这一过程可能较长。例如,对于一个带有场效应晶体管(FET)输入端的放大器,若其偏置电流为1 pA,通过一个0.1-μF的电容进行耦合,则其IC充电率I/C为  10-12/10-7 = 10 μV/秒  合600 μV/分。如果增益为100,则输出漂移为0.06 V/分。可见,如果采用交流耦合示波器做短时间的测试可能无法检测出这一问题,电路要在数小时后才会发生故障。总之,避免这一问题是非常重要的。 


√正确展示  图2所示即是一种简单的解决方案。此例中,一个电阻连接在运算放大器的输入端与地之间,从而为输入偏置电流提供了一个回路。为最小化输入偏置电流导致的失调电压,在使用双极性运放的时候,考虑运放两个输入端的匹配问题,通常将R1设为R2和R3的并联值。


放大器电路设计,直流回路有多关键?

图2双电源供电运算放大器输入端交流耦合的正确方法


但要注意的是,该电阻始终会给电路带来一定噪声,因而需在电路输入阻抗、所需输入耦合电容大小与电阻引进的约翰逊噪声之间进行权衡。典型电阻值一般在100,000 Ω至1 MΩ之间。  仪表放大器:如何为偏置电流提供直流回路  × 错误示范  图3所示的是通过两个电容进行交流耦合的仪表放大器电路,也没有为输入偏置电流提供回路。该问题常见于采用双电源供电(图3a)和单电源供电(图3b)的仪表放大器电路中。


放大器电路设计,直流回路有多关键?

图3 错误的交流耦合仪表放大器电路


如图4所示,如果变压器次级电路中未提供直流到地回路,这个问题也会发生在利用变压器耦合的电路中。


放大器电路设计,直流回路有多关键?

图4 错误的变压器耦合仪表放大器电路


√正确展示  

图5和图6给出了此类电路的简单解决方案。在各输入端与地之间均添加了一个高值电阻(RA, RB)。对双电源仪表放大器电路来说,这是一个简单而实用的解决方案。电阻为输入偏置电流提供了一个放电路径。在双电源示例中,两个输入端均以地作为参考。在单电源示例中,输入端既可以地为参考(VCM接地)也可以一个偏置电压为参考,该偏置电压通常为最大输入电压范围的一半。


放大器电路设计,直流回路有多关键?

图5 仪表放大器变压器输入耦合的正确方法


同一原理也可用于变压器耦合输入端(图5),除非变压器次级绕组有中心抽头,该中心抽头既可接地,也可连接至VCM。在这些电路中,存在一个因电阻和/或输入偏置电流不匹配导致的较小失调电压误差。为使此类误差最小,可在仪表放大器的两个输入端之间连接电阻值约为两个电阻十分之一(但与差分源电阻相比,该值仍较大)的另一个电阻(从而将两个电阻桥接起来)。


推荐阅读:

反馈电阻对放大器的稳定性很重要

防止由电源线引起的电压波动

二极管恢复对反向电压的阻断能力判断

二极管在电路中的作用

有开关监控功能的低功耗轮询模式

220x90
相关资讯
晶振启动时间影响因素解析与优化方向

​晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。

解析RTC实时时钟芯片的工作原理

RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。

无源晶振与有源晶振在MCU应用中的关联逻辑与选型指南

时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。

VC-OCXO压控恒温晶振管脚功能定义解析

恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。

晶振倍频干扰解决方案:从PCB布局优化到源头抑制与电路整改

晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。