Intel公布超低功耗微架构Tremont:相同功耗下,性能比Sunny Cove提升30%

发布时间:2021-09-8 阅读量:798 来源: 我爱方案网 作者: 我爱方案网整理

如同之前预期的一样,Intel于今天凌晨如期发布了他们最新的超低功耗核心微架构Tremont,这个面向低功耗领域的x86处理器架构将会被用到很多地方,比如微软已经发布、将于明年上市的SurfaceNeo这款双屏设备就会使用搭载1个SunnyCove+4个Tremont小核心的Lakefield处理器。


101.png


Intel的超低功耗战略起始于2011年左右,分了很多目标平台出来,一直以来都是以Atom作为品牌名,也有一些Celeron和Pentium处理器在用与Atom相同的核心架构。


102.png


Tremont借助于新的10nm+制程,在核心架构上更加注重于性能表现,从下面的幻灯片上可以看到,无论是前端解码部分还是后端执行部分,Tremont都变的更加宽了,也就是单周期内能够执行的指令数量更多了,而在缓存上面,Intel也进行了大幅度的改动,L2缓存为可变动的,最小为1.5MB,最大可以到4.5MB,相比之前的固定1MB在变得更灵活的同时也把上限拉高了不少。


103.png


对于前端部分,Tremont上面也出现了非常巨大的变化,Intel在这代超低功耗架构上面引入了Core系列处理器上面的分支预测器,另外还有新的乱序预取器,同时L1的指令缓存从24KiB扩展到32KiB。


104.png


另外出现大幅度变化的还有解码单元,Intel在Tremont上面引入了全新的解码单元设计——将一共六个解码单元平分为两组,这种设计在以前从来没有出现过,Intel在解码器上的设计路线一直是让它变得更宽,而这次在Tremont上面不仅变得更宽了,还变得更灵活了。


105.png


每组解码单元都可以独立处理一个指令流,与单组6宽度的解码单元相比,Tremont的2x3设计在平均利用率上会更高,而在轻负载的情况下,可以关闭一组解码器来省电,这种设计同时兼顾了效能。而这两组解码单元还可以融合成一组6宽度的解码单元,不过这个特性不会开放给OEM来配置,Intel会在生产时就配置完,作为分支产品出货。


另外Intel加大了在解码单元之后的指令重排缓冲区,从GoldmontPlus的95条提升2.19倍,达到208条指令的宽度,提升非常大。


106.png


当然,后端部分也是改动巨大,前端变得更宽了,后端执行端口也自然要增多,6个并行调度器之后是整数寄存器,然后拥有7个整数处理端口。


107.png


而在向量方面则是有自己独立的两个并行调度器,在执行单元中新增了对AES和SHA的支持,执行端口宽度为3指令。另外在Tremont上面Intel新增了一些指令,不过目前这些指令的用途还未知。


108.png


而这些改进表现出来的是整个单线程性能的巨大提高,官方提供的数字是30%,已经非常可观了。


而如此一来,对于使用4个Tremont核心的Lakefield处理器的性能期待值就提高了不少,根据Intel官方给出的数据,在Lakefield上面,Tremont在相对功耗同样为30%时提供超越SunnyCove的性能。


109.png


Intel的x86“混合”处理器看起来还挺不错的,应付个SurfaceNeo看来是绰绰有余了,而Tremont在其他领域中的表现也可以好好期待一番,尤其是在对功耗敏感的上网本等产品中,看上去性能会比之前的Goldmont系列高不少。


220x90
相关资讯
晶振启动时间影响因素解析与优化方向

​晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。

解析RTC实时时钟芯片的工作原理

RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。

无源晶振与有源晶振在MCU应用中的关联逻辑与选型指南

时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。

VC-OCXO压控恒温晶振管脚功能定义解析

恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。

晶振倍频干扰解决方案:从PCB布局优化到源头抑制与电路整改

晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。