如何解决MCU上下电问题?

发布时间:2021-09-10 阅读量:956 来源: 我爱方案网 作者: 我爱方案网整理

对于需要进行掉电保存或掉电报警功能的产品,利用大容量电容的储能作用,为保存数据和系统关闭提供时间,往往是很多工程师的选择。而在不需要掉电保存数据的系统中,为了抑制电源纹波、电源干扰和负载变化,在电源端也会并接一个适当容量的电容。


然而电路中电容并不是越大越好,由于电容的储能作用,大容量的电容则可能延长系统地上电时间和下电时间,而上下电时间的延长,则容易导致MCU启动失败或进入栓锁状态,因此缩短MCU电源的上电和放电时间就显得尤为重要。针对单电源的系统,ZLG推出了带EN控制和内嵌快速放电功能的LDO:ZL6205,来为您的系统助力。


67.png

图1 ZL6205


1.巧用EN,缩短上电时间


众所周知,满足MCU的上电时序,是系统设计最基本最重要的要求之一,因此仔细研读芯片的上下电时序是非常有必要的。如下图2所示为某系列MCU对上电时间的要求。


68.png

图2 上电要求


由上图可知该MCU对上电的主要要求有:


·上电时间tr不能超过为500ms;


·上电前的电压VI需要低于200mV至少12us。


这就要求尽可能地缩短上电时间,特别是电路中存在大电容或者超级电容时,上电时间过长容易导致系统无法启动或者器件闩锁的问题。


缩短上电时间,一种简单的方法莫过于控制电源芯片的EN引脚。巧用EN引脚的分压电阻就能够很好地缩短系统的上电时间。很多人在使用电源芯片时一般都是外部上拉来默认使能,而过早地达到使能阈值,输出就会跟随输入,即输入有多慢输出就有多慢,且上电时输入端的抖动也会传送给输出。如下图3所示为设置EN直接上拉和采用分压电路时的输出曲线示意图。


69.png

图3 EN上拉至输入和采用分压电路时的输出曲线


·曲线①,使能上拉至输入,此时输出上升时间长且会受到输入波动的影响;


·曲线②,合理采用分压电阻,当VIN上升到70%~80%的时候,再使EN的电压到达使能阈值,此时输出上升边沿陡峭,输出平稳,摒除了输入电源的不稳定阶段,减小了输入电压波动的影响。同时预留了20%~30%的余量,避免电源波动导致输出关闭。此时的上电对于MCU来说才是干净利落的!


70.png

图4 ZL6205典型应用电路


解决了上电问题还不够?还有下电问题?别急,ZL6205还内嵌了快速放电电路,提升系统下电速度。


220x90
相关资讯
晶振启动时间影响因素解析与优化方向

​晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。

解析RTC实时时钟芯片的工作原理

RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。

无源晶振与有源晶振在MCU应用中的关联逻辑与选型指南

时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。

VC-OCXO压控恒温晶振管脚功能定义解析

恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。

晶振倍频干扰解决方案:从PCB布局优化到源头抑制与电路整改

晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。