PCB叠层设计需要注意哪些事项

发布时间:2021-09-13 阅读量:828 来源: 我爱方案网 作者: 我爱方案网整理

在设计PCB(印制电路板)时,需要考虑的一个最基本的问题就是实现电路要求的功能需要多少个布线层、接地平面和电源平面,而印制电路板的布线层、接地平面和电源平面的层数的确定与电路功能、信号完整性、EMI、EMC、制造成本等要求有关。对于大多数的设计,PCB的性能要求、目标成本、制造技术和系统的复杂程度等因素存在许多相互冲突的要求,PCB的叠层设计通常是在考虑各方面的因素后折中决定的。高速数字电路和射频电路通常采用多层板设计。


下面列出了层叠设计要注意的8个原则


1.分层


在多层PCB中,通常包含有信号层(S)、电源(P)平面和接地(GND)平面。电源平面和接地平面通常是没有分割的实体平面,它们将为相邻信号走线的电流提供一个好的低阻抗的电流返回路径。信号层大部分位于这些电源或地参考平面层之间,构成对称带状线或非对称带状线。多层PCB的顶层和底层通常用于放置元器件和少量走线,这些信号走线要求不能太长,以减少走线产生的直接辐射。


99.png


2.确定单电源参考平面(电源平面)


使用去耦电容是解决电源完整性的一个重要措施。去耦电容只能放置在PCB的顶层和底层。去耦电容的走线、焊盘,以及过孔将严重影响去耦电容的效果,这就要求设计时必须考虑连接去耦电容的走线应尽量短而宽,连接到过孔的导线也应尽量短。例如,在一个高速数字电路中,可以将去耦电容放置在PCB的顶层,将第2层分配给高速数字电路(如处理器)作为电源层,将第3层作为信号层,将第4层设置成高速数字电路板。


100.png


此外,要尽量保证由同一个高速数字器件所驱动的信号走线以同样的电源层作为参考平面,而且此电源层为高速数字器件的供电电源层。


3.确定多电源参考平面


多电源参考平面将被分割成几个电压不同的实体区域。如果紧靠多电源层的是信号层,那么其附近的信号层上的信号电流将会遭遇不理想的返回路径,使返回路径上出现缝隙。对于高速数字信号,这种不合理的返回路径设计可能会带来严重的问题,所以要求高速数字信号布线应该远离多电源参考平面。


4.确定多个接地参考平面(接地平面)


多个接地参考平面(接地层)可以提供一个好的低阻抗的电流返回路径,可以减小共模EMl。接地平面和电源平面应该紧密耦合,信号层也应该和邻近的参考平面紧密耦合。减少层与层之间的介质厚度可以达到这个目的。


5.合理设计布线组合


一个信号路径所跨越的两个层称为一个“布线组合”。最好的布线组合设计是避免返回电流从一个参考平面流到另一个参考平面,而是从一个参考平面的一个点(面)流到另一个点(面)。而为了完成复杂的布线,走线的层间转换是不可避免的。在信号层间转换时,要保证返回电流可以顺利地从一个参考平面流到另一个参考平面。在一个设计中,把邻近层作为一个布线组合是合理的。如果一个信号路径需要跨越多个层,将其作为一个布线组合通常不是合理的设计,因为一个经过多层的路径对于返回电流而言是不通畅的。虽然可以通过在过孔附近放置去耦电容或者减小参考平面间的介质厚度等来减小地弹,但也非一个好的设计。


101.png


6.设定布线方向


在同一信号层上,应保证大多数布线的方向是一致的,同时应与相邻信号层的布线方向正交。例如,可以将一个信号层的布线方向设为"Y轴”走向,而将另一个相邻的信号层布线方向设为“X轴”走向。


7.采用偶数层结构


从所设计的PCB叠层可以发现,经典的叠层设计几乎全部是偶数层的,而不是奇数层的,这种现象是由多种因素造成的,如下所示。


从印制电路板的制造工艺可以了解到,电路板中的所有导电层就在芯层上,芯层的材料一般是双面覆板,当全面利用芯层时,印制电路板的导电层数就为偶数。


偶数层印制电路板具有成本优势。由于少一层介质和覆铜,故奇数层印制电路板原材料的成本略低于偶数层的印制电路板的成本。但因为奇数层印制电路板需要在芯层结构工艺的基础上增加非标准的层叠芯层黏合工艺,故造成奇数层印制电路板的加工成本明显高于偶数层印制电路板。与普通芯层结构相比,在芯层结构外添加覆铜将会导致生产效率下降,生产周期延长。在层压黏合以前,外面的芯层还需要附加的工艺处理,这增加了外层被划伤和错误蚀刻的风险。增加的外层处理将会大幅度提高制造成本。


当印制电路板在多层电路黏合工艺后,其内层和外层在冷却时,不同的层压张力会使印制电路板上产生不同程度上的弯曲。而且随着电路板厚度的增加,具有两个不同结构的复合印制电路板弯曲的风险就越大。奇数层电路板容易弯曲,偶数层印制电路板可以避免电路板弯曲。


在设计时,如果出现了奇数层的叠层,可以采用下面的方法来增加层数。


如果设计印制电路板的电源层为偶数而信号层为奇数,则可采用增加信号层的方法。增加的信号层不会导致成本的增加,反而可以缩短加工时间、改善印制电路板质量。


如果设计印制电路板的电源层为奇数而信号层为偶数,则可采用增加电源层这种方法。而另一个简单的方法是在不改变其他设置的情况下在层叠中间加一个接地层,即先按奇数层印制电路板布线,再在中间复制一个接地层。


在微波电路和混合介质(介质有不同介电常数)电路中,可以在接近印制电路板层叠中央增加一个空白信号层,这样可以最小化层叠不平衡性。


8.成本考虑


在制造成本上,在具有相同的PCB面积的情况下,多层电路板的成本肯定比单层和双层电路板高,而且层数越多,成本越高。但在考虑实现电路功能和电路板小型化,保证信号完整性、EMl、EMC等性能指标等因素时,应尽量使用多层电路板。综合评价,多层电路板与单双层电路板两者的成本差异并不会比预期的高很多。


220x90
相关资讯
晶振启动时间影响因素解析与优化方向

​晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。

解析RTC实时时钟芯片的工作原理

RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。

无源晶振与有源晶振在MCU应用中的关联逻辑与选型指南

时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。

VC-OCXO压控恒温晶振管脚功能定义解析

恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。

晶振倍频干扰解决方案:从PCB布局优化到源头抑制与电路整改

晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。