发布时间：2021-09-14 阅读量：1568 来源: 我爱方案网 作者: 我爱方案网整理
合理的PCB布局至关重要，尤其是在高频开关型稳压器（例如，MAX20021/MAX20022）的设计中。经过优化的PCB布局可以提供干净的输出，并简化电磁干扰（EMI）测试中的调试工作。本文介绍了一些优化电路布局的关键区域，确保提供最佳性能。
总体布局设计指南
使输入电容（C5-C8）、电感（L1-L4）和输出电容（C1-C4）形成的环路面积保持最小，VA输出电容（C9）尽可能靠近引脚26（VA和引脚24（GND）放置，电容与引脚之间不要有过孔。该引脚为IC的模拟供电输入，引线上产生的任何电感都将增加模拟噪声，从而增大LX［1：4］的输出抖动。
优先使用尽可能短的走线
优化AC-DC电流通路
为降低电磁辐射，MAX20021/MAX20022外围的无源元件布局非常关键。存在电流阶跃变化的路径称为交流路径，出现在开关通/断操作的时刻。开关接通/断开（ON/OFF）之后，电流流过的路径为直流路径
交流路径
MAX20021同步整流DC-DC转换器每路输出的开关电流路径上具有三个无源器件（C1、C5、L1）。这三个元件对电磁辐射和器件性能的影响非常大。图1、图2所示为OUT1在ON/OFF期间的开关电流路径；图3为两个电流路径的差异，具有最大di/dt.应优先考虑C5的布线，其次是L1和C1布线。
图1. PMOS导通时OUT1的电流路径。
图2. DMOS导通时OUT1的电流路径。
图3. OUT1交流路径差异。
扩频
如果改善布线无法通过用户的辐射标准测试，可以定制具有时钟扩频的MAX20021/MAX20022产品，扩频器件与标准版本器件相比，能够使FM频带的噪声降低12dB.有关定制扩频器件的流程，请参考器件数据表的相关说明。
推荐阅读：
晶振的启动时间，通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长，可从以下五个常见的影响因素方面进行优化。
RTC（Real-Time Clock，实时时钟）芯片作为一种独立的专用计时器件，其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳，为各类嵌入式系统提供可靠的时间基准。
时钟系统是保障微控制器（MCU）稳定运行的核心，而晶振作为关键时钟源，主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度，系统解析这两类晶振与MCU之间的关联逻辑。
恒温晶振（Oven Controlled Crystal Oscillator，简称OCXO）是高精度频率源的核心组件，选用切型更优（如SC切、AT切高精度型）、封装应力极小的高Q值晶片，通过恒温槽的超精密控温，让晶振始终工作在零温度系数点，几乎消除温度引发的频率漂移。
晶振倍频干扰（即高次谐波辐射）是电磁兼容（EMC）设计中非常棘手的问题，通常表现为基频25MHz的5次、7次谐波（如125MHz、175MHz等）处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分，若PCB布局不当，晶振及其走线极易构成高效辐射天线，导致电磁干扰增强。
