发布时间：2021-09-16 阅读量：1212 来源: 我爱方案网 作者: 我爱方案网整理
数据采集系统（DAQ）在许多行业应用广泛，例如研究、分析、设计验证、制造和测试等。这些系统与各种传感器接口，从而给前端设计带来挑战。必须考虑不同传感器的灵敏度，例如，系统可能需要连接最大输出为10 mV和灵敏度为微伏以下的负载传感器，同时还要连接针对10 V输出而预调理的传感器。只有一个增益时，系统需要具有非常高的分辨率来检测两个输入。即便如此，在最低输入时信噪比（SNR）也会受影响。
集成PGIA
ADI公司的产品系列中有许多集成PGIA。集成PGIA具有设计时间更短、尺寸更小的优势。数字可调增益通过内部精密电阻阵列实现。为了优化增益、CMRR和失调，可以对这些电阻阵列进行片内调整，从而获得良好的整体直流性能。还可以运用设计技巧来实现紧凑的IC布局，使寄生效应最小，并提供出色的匹配，产生良好的交流性能。由于这些优点，如果有符合设计要求的PGIA，强烈建议选择这样的器件。表1列出了可用的集成PGIA以及一些关键规格。
PGIA的选择取决于应用。AD825x由于具有快速建立时间和高压摆率，在多路复用系统中非常有用。AD8231和LTC6915采用零漂移架构，适用于需要在很宽温度范围内提供精度性能的系统。
在这种配置中，多路复用器的导通电阻实际上与增益电阻串联。该导通电阻随漏极上的电压而改变，这就带来一个问题。图2取自ADG1208数据手册，展示了这种关系。
图2.ADG1208的导通电阻与漏极电压的关系三运放仪表放大器的第二级负责抑制共模电压。此级建议使用集成电阻网络的差动放大器，以确保CMRR最佳。对于单端输出和相对低带宽的应用，AD8276是一个不错的选择。如果需要差分输出和更高带宽，可以使用AD8476。第二级的另一个选择是使用LT5400作为标准放大器周围的增益设置电阻。这可能会占用更多的电路板空间，但另一方面又给放大器的选择提供了更大的灵活性，用户可以围绕特定设计要求进行更多设计。
应当注意的是，分立PGIA的布局需要小心。电路板布局的任何不平衡都会导致CMRR随频率而降低。
分立PGIA设计示例
图9给出了一个针对特定设计规格而构建的分立PGIA示例。在这种设计中，所构建的PGIA应具有非常低的功耗。输入缓冲器选择LTC2063，其电源电流很低，最大值为2μA。开关元件选择ADG659，其电源电流很低，最大值为1μA，输入电容也很低。
选择电路中的无源元件时也需要注意，须满足低功耗要求。无源器件选择不当会导致电流消耗增大，抵消使用低功耗元件的作用。在这种情况下，增益电阻需要足够大，以免消耗太多电流。所选电阻值（用来提供1、2、5和10的增益）如图9所示。
弱点仪表放大器是数据采集领域的关键器件，即使配合不同灵敏度的传感使用，也能实现良好的SNR性能。使用集成PGIA可缩短设计时间，提高前端的整体直流和交流性能。如果有符合要求的集成PGIA，设计中一般应优先使用这样的器件。但是，当系统要求的规格无法通过现有集成器件实现时，可以设计一个分立PGIA。通过遵循正确的设计建议，即使采用分立方法也可以实现最优设计，并且可以评估各种实施方法以确定具体应用的最佳配置。
推荐阅读：
晶振的启动时间，通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长，可从以下五个常见的影响因素方面进行优化。
RTC（Real-Time Clock，实时时钟）芯片作为一种独立的专用计时器件，其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳，为各类嵌入式系统提供可靠的时间基准。
时钟系统是保障微控制器（MCU）稳定运行的核心，而晶振作为关键时钟源，主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度，系统解析这两类晶振与MCU之间的关联逻辑。
恒温晶振（Oven Controlled Crystal Oscillator，简称OCXO）是高精度频率源的核心组件，选用切型更优（如SC切、AT切高精度型）、封装应力极小的高Q值晶片，通过恒温槽的超精密控温，让晶振始终工作在零温度系数点，几乎消除温度引发的频率漂移。
晶振倍频干扰（即高次谐波辐射）是电磁兼容（EMC）设计中非常棘手的问题，通常表现为基频25MHz的5次、7次谐波（如125MHz、175MHz等）处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分，若PCB布局不当，晶振及其走线极易构成高效辐射天线，导致电磁干扰增强。
